使用 Altium Designer 控制阻抗走線

受控阻抗是由 PCB 走線及其相關(guān)參考平面形成的傳輸線的特征阻抗。當(dāng)高頻信號在PCB 傳輸線上傳播時(shí)，這很重要。在本文中，我們將使用 Altium Designer演示受控阻抗路由。

受控阻抗對于解決信號完整性問題很重要，信號完整性問題是信號在 PCB 走線上的無失真?zhèn)鞑ァ?/span>

讓我們帶您完成以下步驟，以使用 Altium Designer 為單端和差分走線實(shí)現(xiàn)所需的阻抗：

內(nèi)容 隱藏

1 使用 Altium Designer 創(chuàng)建受控阻抗路由的類

2 使用 Altium Designer 設(shè)置差分對（100 歐姆）布線的規(guī)則

3 使用 Altium Designer 為單端 (50 ohms) 線路設(shè)置規(guī)則

4 差分對布線使用 Altium Designer

5 使用 Altium Designer 的單端布線

6 試用 Sierra Circuits 的新阻抗計(jì)算器

在本演示中，我們將向您展示如何布線100 歐姆的差分對和50 歐姆的單端線。在這里，這是帶有以太網(wǎng) IC和RJ45連接器的以太網(wǎng)部分。

帶有以太網(wǎng) IC 和 RJ45 連接器的以太網(wǎng)部分。

您可以看到帶有接收器 (RX) 和發(fā)送器 (TX) 部分、RX 時(shí)鐘、RX 控制以及 RXD0、D1、D2 和 D3 的網(wǎng)絡(luò)。這些都是單端50 歐姆走線。

帶有接收器 (RX) 和**** (TX) 部分的網(wǎng)絡(luò)。

在 IC 的另一側(cè)，您可以看到MDI0、1、2和3。所有這些連接都是100 歐姆 差分對。

為了達(dá)到阻抗，我們需要一定的走線寬度；這些將由制造商以堆疊的形式提供。下面給出的圖像描述了一個(gè)堆疊示例。在這個(gè)疊層中，給出了層數(shù)，給出了所需的阻抗，還給出了走線寬度和走線之間的間距。

50 和 100 歐姆走線的Classes。

• 轉(zhuǎn)到‘Design’ >> ‘Classes’ >> ‘Net classes.’

• 右鍵單擊‘Net classes’>>單擊‘Add classes.’

• 為這個(gè)類命名（在我們的例子中為 100 歐姆）。

• 轉(zhuǎn)到這個(gè) 100 歐姆等級并選擇該等級中存在的網(wǎng)絡(luò)，然后單擊箭頭 ( >)。

• 這樣，類中的所有網(wǎng)絡(luò)都將分配到 100 歐姆的走線。

注意：以同樣的方式，我們將創(chuàng)建一個(gè)50 歐姆的 類。

要為我們上面創(chuàng)建的類設(shè)置規(guī)則，我們將按照以下步驟操作：

• 轉(zhuǎn)到“設(shè)計(jì)”>>“規(guī)則”。

• 轉(zhuǎn)到“差分對規(guī)則”>>“新規(guī)則”。

• 為此規(guī)則命名（在本例中為 100 歐姆）并雙擊。

• 我們現(xiàn)在將放置頂層、底層、信號一和信號二的值。對于我們疊層中的頂層，值為 4.4 mils 和 7.6 mils。

• 添加最小寬度、首選寬度和最大寬度。最小寬度為 4.4 密耳，最小間隙為 7.6 密耳。

• 阻抗取決于走線寬度和間距。一旦我們這樣做，我們將再次進(jìn)入堆棧并交叉驗(yàn)證信號一和信號二值。信號一和信號二值分別為 4.1 密耳和 7.9 密耳。

• 將信號一和信號二值相加。并轉(zhuǎn)到下拉框并選擇自定義查詢。

• 在下拉框中，輸入 Net Class 并選擇 100ohms。

注意：頂層和底層的值將相同。不使用接地層和電源層。

• 轉(zhuǎn)到“設(shè)計(jì)”>>“規(guī)則”。

• 轉(zhuǎn)到“單端規(guī)則”>>“新規(guī)則”。

• 為此規(guī)則命名（在本例中為 50ohms）并雙擊。

• 我們現(xiàn)在將放置頂層、底層、信號一和信號二的值。對于我們疊層中的頂層，該值為 5.6 密耳。

• 添加最小寬度、首選寬度和 5.6 密耳的最大寬度。

• 轉(zhuǎn)到堆棧并將信號一和信號二值相加，即 5 密耳。

• 轉(zhuǎn)到下拉框并選擇自定義查詢。

• 在下拉框中，輸入Net Class并選擇50 ohms。

• 對于差分對路由，轉(zhuǎn)到“交互式差分對走線”>>“走線”。

• 現(xiàn)在，選擇網(wǎng)絡(luò)并進(jìn)行布線。

• 完成布線步驟后，檢查這些特定走線的值。選擇任何跟蹤，轉(zhuǎn)到屬性，然后檢查值。此處，走線寬度為 4.4 密耳，與疊層中給出的相同。

• 現(xiàn)在去報(bào)告和測量基元。選擇兩條走線，它們將為我們提供兩條走線之間的氣隙（7.6 密耳），這與疊加值相同。

• 對于單端路由，轉(zhuǎn)到“交互式路由”>>“路由”并重復(fù)上述步驟。

• 布線完成后，檢查走線寬度。

• 在屬性下選擇跟蹤。您將看到跡線寬度為 5.6 密耳，與疊層中給出的相同。

層包含受控阻抗，這就是為什么我們需要在晶圓廠注釋中指定這些阻抗，因?yàn)槊繉涌赡苡卸鄠€(gè)阻抗跡線值。為受控阻抗跡線定義了單獨(dú)的孔徑代碼。走線阻抗是在走線上不失真地傳輸信號的關(guān)鍵因素。阻抗必須與驅(qū)動(dòng)器和負(fù)載相匹配。我們希望我們關(guān)于使用 Altium Designer 的受控阻抗布線的教程可以幫助設(shè)計(jì)人員在布線 PCB 時(shí)理解并遵循細(xì)微的細(xì)節(jié)。

我們升級了阻抗計(jì)算器，這是一款免費(fèi)的 3D 現(xiàn)場焊料，現(xiàn)在使用麥克斯韋方程的2D 數(shù)值解來計(jì)算PCB 傳輸線。它提供適用于電路板制造和工程分析的準(zhǔn)確結(jié)果。除了傳輸線的特性阻抗外，該工具還計(jì)算線路參數(shù)，例如電容、電感、單位長度的傳播延遲、結(jié)構(gòu)的有效介電常數(shù)，以及在差分對的情況下，耦合系數(shù)以及偶數(shù)和奇數(shù)模式特征參數(shù)。