3D封裝，全產(chǎn)業(yè)鏈缺一不可
加入技術(shù)交流群
來源：半導(dǎo)體行業(yè)觀察
1971年英特爾發(fā)布的第一款CPU 4004內(nèi)部晶體管數(shù)約有2300個(gè)，5年后，英特爾的Ponte Vecchio處理器將47個(gè)小芯片超過1000億個(gè)晶體管封裝到一個(gè)處理器中，過程中同時(shí)使用2.5D和3D技術(shù)。
2022年1月5日，AMD發(fā)布首款3D堆疊的桌面處理器Ryzen 7 5800X3D，益于3D芯片堆疊，相比Zen2，Zen 3的平均性能提高了19%。
2022年3月4日，AI芯片公司Graphcore的Bow IPU芯片采用3D堆疊技術(shù)將AI速度提高40%。
2022年3月9日，蘋果發(fā)布了計(jì)算機(jī)最高端處理器芯片M1 Ultra，將橫向排列的2枚芯片相互連接，配備了1140億個(gè)晶體管。
種種示例表明，2.5D/3D封裝技術(shù)正成為芯片性能提升的一大重要手段。通過以最低成本實(shí)現(xiàn)最高水平的硅集成和面積效率，3D堆疊技術(shù)的重要性正在提高。全新的應(yīng)用也不斷涌現(xiàn)，3D堆疊技術(shù)已成為滿足人工智能、機(jī)器學(xué)習(xí)和數(shù)據(jù)中心等應(yīng)用程序所需性能的有利可圖的解決方案。
但由于成本的原因，高級封裝主要用于高端、面向利基市場的應(yīng)用，如HPC等。3D封裝技術(shù)在HPC等主要的產(chǎn)業(yè)推動(dòng)下迎來快速發(fā)展。據(jù)Yole 2022Q1發(fā)布的先進(jìn)封裝市場分析報(bào)告，先進(jìn)封裝市場的整體收入預(yù)計(jì)將以10.11%的年復(fù)合增長率增長，從2021年的321億美元增長到2027年的572億美元。而封裝的各個(gè)細(xì)分類別中，尤以2.5D/3D封裝市場的年復(fù)合增長率最大，從2021年的67億美元增加到2027年的147億美元，高達(dá)14.34%。
先進(jìn)封裝市場營收及預(yù)測情況（圖源：Yole）不僅僅是芯片制造過程的最后一步，封裝正在成為芯片創(chuàng)新的催化劑。3D封裝技術(shù)允許將不同的芯片如CPU、加速器、內(nèi)存、IO、電源管理等像樂高積木一樣拼湊起來，其主要優(yōu)勢是能實(shí)現(xiàn)更好的互連能效，減少訪問延遲。例如3D封裝技術(shù)允許在計(jì)算核心附近放置更多的內(nèi)存，因此可以減少總的布線長度，提高內(nèi)存訪問帶寬，改善延遲，提升CPU性能，也因此大大提高了產(chǎn)品級性能、功耗和面積，同時(shí)實(shí)現(xiàn)對系統(tǒng)架構(gòu)的全面、重新思考。如今，3D封裝已成為行業(yè)頂尖的芯片企業(yè)如英特爾、AMD、NVIDIA、蘋果等致勝的關(guān)鍵技術(shù)之一。雖然以3D IC為代表的異構(gòu)封裝已經(jīng)成為未來的重點(diǎn)發(fā)展方向，但落實(shí)新技術(shù)要面對不少棘手的問題。相比傳統(tǒng)的封裝技術(shù)，2.5D/3D IC異構(gòu)封裝不僅僅是封裝廠技術(shù)的革新，更為原有的設(shè)計(jì)流程、設(shè)計(jì)工具、仿真工具等帶來挑戰(zhàn)。
首先，在進(jìn)行2.5D/3D堆疊之后由于集成度的大幅度提升，發(fā)熱量變得更為集中，散熱是一大問題；其次，在芯片、中介層、基板膨脹、冷縮的過程中，需要保障機(jī)械應(yīng)力的可靠性；再者, 芯片之間的高頻信號，需要滿足時(shí)序、信號完整性要求等問題；最后，芯片堆疊完成后，還需要測試上層芯片是否能正常工作，接線是否良好，堆疊過程中沒有被損壞等等。這些都是3D封裝需要面對的難題和挑戰(zhàn)。3D封裝是全產(chǎn)業(yè)鏈共同配合的大業(yè)因此，在這樣的背景下，3D封裝就需要供應(yīng)鏈多個(gè)環(huán)節(jié)的支持，包括代工廠、封裝廠、EDA廠商、材料廠商等等。
在3D封裝方面，臺積電、三星和英特爾這樣的晶圓代工廠是中流砥柱。臺積電的“3D Fabric”、英特爾的“Foveros”以及三星的“X-cube”是三大代表的3D封裝技術(shù)品牌。根據(jù)市場研究公司 Yole Development 的數(shù)據(jù)，在2022年先進(jìn)封裝的投資排名中，英特爾和臺積電分別占2022年全球先進(jìn)封裝投資的32%和27%，三星電子排名第四（第三是日月光）。
2.5D和3D封裝解決方案細(xì)分領(lǐng)域一覽（圖源：Yole）熟悉臺積電的都知道，臺積電將其SoIC(系統(tǒng)整合芯片)、InFO(整合型扇出封裝技術(shù))、CoWoS(基板上晶圓上芯片封裝) 等2.5D和3D先進(jìn)封裝與芯片堆棧技術(shù)整合成為了“3D Fabric”品牌。據(jù)臺積電2022Q2財(cái)報(bào)說明會，目前臺積電為HPC應(yīng)用開發(fā)的3DIC、SoIC技術(shù)已經(jīng)大部分開始被客戶采用，臺積電還在日本成立了3DIC中心，并于今年6月份舉行了開幕儀式。
圖源：SemiWiKi英特爾已將Foveros 3D封裝技術(shù)用于其Ponte Vecchio和Rialto Bridge GPU 以及 Agilex FPGA中，英特爾表示，采用 3D Foveros 封裝生產(chǎn)的芯片與標(biāo)準(zhǔn)單片（單芯片）芯片設(shè)計(jì)相比，在某些情況下具有極強(qiáng)的價(jià)格競爭力。英特爾于2021年5月宣布將斥資35億美元用于新墨西哥Foveros晶圓廠。
圖源：英特爾三星在3D封裝方面的核心競爭力來自于TSV和 PoP技術(shù)。2022年6月，三星成立半導(dǎo)體封裝工作組，顯示了三星對包括3D封裝在內(nèi)的先進(jìn)封裝的看重。除了代工廠，傳統(tǒng)的封裝廠商也在積極向3D封裝技術(shù)過渡。封測龍頭日月光是較具實(shí)力的一員。2022年6月封測龍頭日月光推出VIPack 3D先進(jìn)封裝平臺，它是由六大核心封裝技術(shù)組成，包括日月光基于高密度RDL 的Fan Out Package-on-Package (FOPoP)、Fan Out Chip-on-Substrate (FOCoS)、Fan Out Chip-on-Substrate-Bridge (FOCoS-Bridge) 和Fan Out System-in-Package (FOSiP)，以及基于硅通孔(TSV) 的2.5D/3D IC 和Co-Packaged Optics。其他封測廠如安靠、長電科技、通富微電等也在3D封裝領(lǐng)域蓄力。
此外，要制造3D芯片，需要在制造設(shè)備和原材料領(lǐng)域出現(xiàn)新的技術(shù)創(chuàng)新。關(guān)鍵的重要材料之一是用于多枚芯片連接的ABF載板。ABF載板是IC載板中的一種，ABF載板可做線路較細(xì)、適合高腳數(shù)高訊息傳輸?shù)腎C，具有較高的運(yùn)算性能，主要用于CPU、GPU、FPGA、ASIC等高運(yùn)算性能芯片。近幾年如Chiplet等技術(shù)的發(fā)展進(jìn)步，對ABF載板的需求加大，另外也存在如何提高連接速度、改善散熱性和成本削減等課題。目前包括欣興、景碩、南電、Ibiden、Shinko、AT&S等主要ABF載板供應(yīng)商都進(jìn)行了一定的擴(kuò)產(chǎn)。
IC載板是一種介于IC半導(dǎo)體及PCB之間的產(chǎn)品，作為芯片與電路板之間連接的橋梁，可以保護(hù)電路完整，同時(shí)建立有效的散熱途徑。圖源：stockfeel但是3D IC封裝所面臨的難題，有時(shí)候單靠制造端是解決不了的，需要在芯片設(shè)計(jì)的一開始就提前規(guī)劃。3D IC封裝將不僅僅是“封裝”一個(gè)環(huán)節(jié)的事情，其更多體現(xiàn)在芯片和封裝的協(xié)同配合。3D IC封裝最根本的挑戰(zhàn)來自于應(yīng)用工具數(shù)據(jù)庫的轉(zhuǎn)變。芯片通用的GDS格式與PCB使用的Gerber格式有著根本上的差別，需要重新整合解決方案，以滿足先進(jìn)封裝要求。此外，規(guī)模增長帶來的復(fù)雜性也是需要重點(diǎn)關(guān)注的問題。在做多晶粒(multi-die)時(shí)，面對日益龐大的系統(tǒng)，需要考慮能否承擔(dān)并驗(yàn)證。還有一個(gè)值得注意的就是設(shè)計(jì)規(guī)劃，將多個(gè)芯片怎樣連接起來，用哪些工具去規(guī)劃，哪個(gè)文檔是正式“黃金參考”版本，都是需要事先確立的。只有確立了規(guī)劃，才能夠進(jìn)行后續(xù)的設(shè)計(jì)、驗(yàn)證。此時(shí)就凸顯出EDA工具的重要性。
而這些正是西門子EDA這樣的EDA廠商的價(jià)值所在，西門子EDA有一套成熟的端到端的EDA解決方案，結(jié)合其Xpedition, HyperLynx和Calibre技術(shù)，實(shí)現(xiàn)了快速有效的設(shè)計(jì)至GDS 簽核。例如，在芯片仿真驗(yàn)證階段，結(jié)合西門子HyperLynx和Calibre系列工具，可以處理die、package和PCB仿真的協(xié)同問題，而不再是專注于單一設(shè)計(jì)領(lǐng)域；在芯片封裝設(shè)計(jì)布局階段，西門子Xpedition Package Designer提供高效能的先進(jìn)封裝技術(shù)支持，以及智能布局功能，能提升封裝設(shè)計(jì)布局效率并縮短布局時(shí)間；在測試階段西門子EDA Tessent 工具平臺基于工業(yè)分析，為3D IC提供集成并且流暢的EDA解決方案，通過靈活而完備的測試組合，實(shí)現(xiàn)提高測試覆蓋率、降低測試成本、追蹤良率問題的目標(biāo)。
與此同時(shí)，EDA廠商與代工廠和封裝廠的協(xié)同合作也愈發(fā)重要。在這方面，西門子EDA已與臺積電、三星以及日月光等積極展開合作，為他們提供生態(tài)上的支持。
其中，早在2020年，西門子EDA就獲得臺積電“聯(lián)合開發(fā)3DIC設(shè)計(jì)生產(chǎn)力解決方案”年度OIP合作伙伴獎(jiǎng)，2021年雙方在云上 IC 設(shè)計(jì)以及臺積電 3D 硅堆疊和先進(jìn)封裝技術(shù)系列——3DFabric?方面達(dá)到了關(guān)鍵里程碑。再者，西門子EDA的高密度先進(jìn)封裝解決方案已通過三星Foundry最新封裝工藝認(rèn)證。西門子EDA還利用其Xpedition? Substrate Integrator 軟件和 Calibre? 3DSTACK 平臺與日月光推出新一代高密度先進(jìn)封裝設(shè)計(jì)的支持技術(shù)，據(jù)日月光集團(tuán)副總裁洪志斌博士表示：“雙方的合作使客戶可以減少2.5D/3D IC和FOCoS的封裝規(guī)劃和驗(yàn)證周期，在每一次設(shè)計(jì)周期中，大約可以減少30%到50%的設(shè)計(jì)開發(fā)時(shí)間。”結(jié)語隨著整個(gè)產(chǎn)業(yè)鏈逐漸日趨完善，并且不斷推出各領(lǐng)域新的支持的技術(shù)，如2.5D和3D封裝技術(shù)將成為接下來芯片性能提升過程的中流砥柱，也將是半導(dǎo)體產(chǎn)業(yè)的未來。3D封裝正在改變半導(dǎo)體世界，這一次將引起全產(chǎn)業(yè)鏈的變革。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請聯(lián)系工作人員刪除。
網(wǎng)線測試儀相關(guān)文章:網(wǎng)線測試儀原理
