博客專欄

EEPW首頁 > 博客 > 以自適應(yīng)計(jì)算提升機(jī)器人效率

以自適應(yīng)計(jì)算提升機(jī)器人效率

發(fā)布人:12345zhi 時間:2022-10-26 來源:工程師 發(fā)布文章

作者:Victor Mayoral-Vilches

賽靈思前系統(tǒng)架構(gòu)師、AMD 咨詢師,Acceleration Robotics 創(chuàng)始人

隨著機(jī)器人專家不斷面臨傳統(tǒng)處理器架構(gòu)帶來的局限性,他們需要定制化和并行性來應(yīng)對未來的性能、數(shù)據(jù)安全和運(yùn)行安全挑戰(zhàn)

面向機(jī)器人應(yīng)用的軟件開發(fā)者所面臨的挑戰(zhàn)愈發(fā)嚴(yán)峻。他們既要滿足性能要求,又要確保實(shí)時確定性、足夠的安全與保密性。作為機(jī)器核心的標(biāo)量( CPU )處理器架構(gòu)的通用特性,以及性能擴(kuò)展方面的限制,越發(fā)成為滿足當(dāng)今工業(yè)機(jī)器人多樣化需求的阻礙。常見問題包括影響確定性的時間效率低下、功耗過大與安全問題。另一大安全挑戰(zhàn)則在于,硬件無法重新配置,難以針對不斷演進(jìn)的網(wǎng)絡(luò)威脅而更新防護(hù)能力。

更適合機(jī)器人技術(shù)需求的新一代計(jì)算平臺正在涌現(xiàn)。這些模塊由異構(gòu)處理單元組成,可幫助機(jī)器人專家構(gòu)建靈活的計(jì)算架構(gòu)。本文通過研究機(jī)器人專家可用的各種計(jì)算資源來評估它們的構(gòu)成,這些資源包括 CPU、DSP、GPU、FPGA 和 ASIC。每種架構(gòu)各有所長,因此,隨著機(jī)器人技術(shù)的演進(jìn),它們都將持續(xù)發(fā)揮作用。

面向機(jī)器人應(yīng)用的計(jì)算技術(shù)

圖片

圖片

圖片

圖片

將自適應(yīng)計(jì)算運(yùn)用于機(jī)器人

機(jī)器人屬于在整個設(shè)備范圍內(nèi)持續(xù)交換數(shù)據(jù)的復(fù)合網(wǎng)絡(luò),包含從傳感器到計(jì)算引擎,再到終端執(zhí)行器的整體系統(tǒng)。我們可以將這些網(wǎng)絡(luò)視為機(jī)器人支持信息交換的神經(jīng)系統(tǒng)。就像在人類神經(jīng)系統(tǒng)中一樣,這種信息交換非常依賴于確定性的性能和實(shí)時響應(yīng)能力,這樣機(jī)器人才能以一致的方式運(yùn)行。由于標(biāo)量處理器和矢量處理器的架構(gòu)是固定的,因此,在這種場景下它們難以穩(wěn)定滿足需求。

實(shí)現(xiàn)在 FPGA 和 ASIC 中的定制、高度并行的架構(gòu)有能力突破此類局限性。特別是對于 FPGA 而言,通過為機(jī)器人提供軟件定義型硬件,在機(jī)器人軟件開發(fā)方法上面帶來了根本性轉(zhuǎn)變。如果在 CPU 中進(jìn)行功能編程,需要在 CPU 預(yù)定義的架構(gòu)和約束限制內(nèi)工作,而通過 FPGA 構(gòu)建機(jī)器人行為,是對執(zhí)行所需任務(wù)的架構(gòu)本身進(jìn)行編程。

機(jī)器人專家需要合適的工具和硬件來妥善利用 FPGA 的靈活性,從而構(gòu)建具有確定性、實(shí)時行為的適應(yīng)性機(jī)器人。AMD 賽靈思 Kria K26 這樣的系統(tǒng)模塊( SOM )就是一大范例。它專為邊緣應(yīng)用而設(shè)計(jì),搭載了高速接口、內(nèi)存和板載電源。它包含 Zynq? UltraScale+? MPSoC 片上系統(tǒng)( SoC ),能夠提供可編程邏輯單元和 DSP 片,同時使用四核應(yīng)用處理器、雙核實(shí)時處理器和 2D/3D GPU 處理標(biāo)量和矢量處理工作負(fù)載。

圖片F(xiàn)PGA 系統(tǒng)模塊為實(shí)時、確定性機(jī)器人的開發(fā)提供了平臺

圖1 :FPGA 系統(tǒng)模塊為實(shí)時、確定性機(jī)器人的開發(fā)提供了平臺。

除 SOM 之外,還需要適當(dāng)?shù)膸旌蛯?shí)用工具來構(gòu)建工業(yè)級機(jī)器人解決方案。Kria 機(jī)器人堆棧( KRS,即圖2 )與機(jī)器人操作系統(tǒng)( ROS )緊密集成,為機(jī)器人應(yīng)用開發(fā)提供了事實(shí)上的框架,并簡化了硬件加速的使用。SOM 提供了對 ROS 2的原生支持,進(jìn)而提高了機(jī)器人和工業(yè)自動化應(yīng)用的性能。

圖片硬件加速機(jī)器人的關(guān)鍵庫和實(shí)用工具

圖 2:硬件加速機(jī)器人的關(guān)鍵庫和實(shí)用工具。

該堆棧使用 ROS 2 軟件開發(fā)工具套件( SDK ),并兼容 ROS 2 生態(tài)系統(tǒng),可幫助構(gòu)建具有確定性實(shí)時性能的機(jī)器人系統(tǒng)(采用模塊化方法)。它利用現(xiàn)有的技術(shù),如服務(wù)質(zhì)量( QoS )機(jī)制和時間敏感型網(wǎng)絡(luò)( TSN ),并包括應(yīng)用級加速內(nèi)核、ROS 通信中間件以及促進(jìn)與 FPGA 交互的運(yùn)行時工具。虛擬機(jī)管理程序有助于支持使用虛擬機(jī)的混合臨界系統(tǒng)。

# 結(jié)論

利用 FPGA 的自適應(yīng)加速計(jì)算特性能夠強(qiáng)化工業(yè)機(jī)器人的性能,同時還可提升能效,并支持兼容未來演進(jìn)的靈活性和安全性。要實(shí)現(xiàn)這類新一代設(shè)備,需要適當(dāng)?shù)挠布С?,例如?FPGA 邏輯與標(biāo)量處理器和 GPU 相結(jié)合的SOM,以及可搭配機(jī)器人專家熟悉的框架(如 ROS 2)輕松開展工作的軟件和工具。

*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點(diǎn),如有侵權(quán)請聯(lián)系工作人員刪除。




相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉