國產(chǎn)EDA大賽培訓進行時！你還不來？

發(fā)布人：芯片揭秘時間：2023-05-09 來源：工程師

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

發(fā)布文章

8月24日，2022浦東新區(qū)集成電路技能大賽國產(chǎn)EDA工具應用培訓課程正式啟動，來自長三角地區(qū)及其他集成電路產(chǎn)業(yè)聚集地的芯片工程師、學者齊聚一堂，多平臺同步直播。

來自華大九天、阿卡思微電子的資深團隊在接下來的幾周里持續(xù)為大家?guī)?次線上課程。24日和28日的兩次課程屬于“培訓一：形式化驗證原理及應用”范疇，分別由阿卡思的技術支持總監(jiān)馮煌和高級技術支持工程師胡濤主講。

形式化驗證原理介紹中，馮煌老師解讀了技術背景和行業(yè)趨勢，對什么是形式化驗證以及分類做了說明，并重點闡釋了形式化驗證和仿真驗證的區(qū)別。

SVA語法簡介課程中，胡濤老師對SVA的概述和基本組成、斷言的分類、斷言在設計中的位置、具體語法和寫斷言的一些建議做了細致講解。

直播的最后，主講人還對評論區(qū)的留言提問進行了解答，直播間氛圍積極熱烈，兩次課程累計觀看人數(shù)近千人。

本周三、周日，還有兩場直播課程即將上線，沒有來得及參與的你還不來一睹為快？

8月31日晚19:00課程安排

AveMC使用方法介紹
1. 簡介.
2. 流程概述.
3. 簡單使用實例.
4. AveMC的引用于設計和驗證過程的概念、步驟、和命令

案例實訓
案例一——交通燈
1.設計要求.
2.RTL級電路講解。
3. 設計過程.
3.1建立一個AveMC形式化驗證的開發(fā)環(huán)境
3.2使用cover property去理解這個設計
3.3創(chuàng)建斷言(assert)去驗證功能特征
4. 總結(jié)case.

9月4日晚19:00課程安排

案例實訓
案例二——FIFO緩存
1.設計要求.
2.RTL級電路講解。
3. 設計過程.
3.1 建立一個AveMC形式化驗證的開發(fā)環(huán)境
3.2 使用cover property去理解這個設計
3.3 創(chuàng)建斷言(assert)去驗證功能特征
4.總結(jié)case.
注：以上為公開課大綱，具體課程細節(jié)由主講人決定。

9月7日晚19:00課程安排

模擬電路設計全流程工具的整體情況，以及模擬IC的電路原理圖設計、層次化電路原理圖設計、模擬 IC 的仿真分析、波形查看，DC 反標，指標優(yōu)化、模擬IC 原理圖驅(qū)動版圖生成等環(huán)節(jié)的具體演示。

9月11日晚19:00課程安排

數(shù)字電路Verilog代碼的設計和導入、小規(guī)模數(shù)字電路的仿真、數(shù)模混合電路的設計和仿真以及模擬IC的DRC/LVS物理驗證、模擬IC的寄生參數(shù)提取和后仿真等環(huán)節(jié)的具體演示。

//培訓看不過癮？摩拳擦掌想在線battle？別急，我們還有國產(chǎn)EDA工具應用賽等著你！

9月17-18日，國產(chǎn)EDA工具應用賽將在線上火熱展開！兩條賽道任你選擇，報名大賽將優(yōu)先獲得云端EDA工具體驗權限~

賽事預告

國產(chǎn)EDA工具應用賽

——競逐榮譽，共建生態(tài)

集成電路設計是將市場需求細化為系統(tǒng)、邏輯與性能的設計要求，并進一步轉(zhuǎn)化為具體物理版圖，以供后續(xù)生產(chǎn)的過程，是集成電路產(chǎn)業(yè)的關鍵環(huán)節(jié)。隨著電路的復雜度逐漸提升，EDA工具已然成為芯片設計的必選項，國產(chǎn)EDA工具的飛速發(fā)展也迎來轉(zhuǎn)機。

為此，國產(chǎn)EDA工具應用賽應運而生，大賽將基于國產(chǎn)EDA工具設計賽題，設置兩大賽題，了解和體驗國產(chǎn)EDA工具產(chǎn)品，通過遠程云上比賽的方式，增進產(chǎn)業(yè)工程師對國產(chǎn)EDA品牌的了解，推動國產(chǎn)芯片設計生態(tài)的完善。

賽事詳情

一等獎，獎金5000元

二等獎，獎金3000元

三等獎，獎金2000元

比賽時間：9月17日/18日

參賽對象：半導體相關工程師

比賽形式：遠程登錄云平臺，線上比拼

賽道數(shù)量：2個（每支團隊限參加1題）

團隊人數(shù)：每隊1-3人

賽題方向

方向1：基于國產(chǎn)EDA工具的形式化驗證應用

方向2：基于國產(chǎn)EDA工具的數(shù)?；旌想娐吩O計與優(yōu)化