博客專欄

EEPW首頁 > 博客 > 半導(dǎo)體量測(cè)領(lǐng)域設(shè)備——無圖晶圓幾何量測(cè)系統(tǒng)

半導(dǎo)體量測(cè)領(lǐng)域設(shè)備——無圖晶圓幾何量測(cè)系統(tǒng)

發(fā)布人:中圖儀器 時(shí)間:2024-03-07 來源:工程師 發(fā)布文章

在晶圓制造前道過程的不同工藝階段點(diǎn),往往需要對(duì)wafer進(jìn)行厚度(THK)、翹曲度(Warp)、膜厚、關(guān)鍵尺寸(CD)、套刻(Overlay)精度等量測(cè),以及缺陷檢測(cè)等;用于檢測(cè)每一步工藝后wafer加工參數(shù)是否達(dá)到設(shè)計(jì)標(biāo)準(zhǔn),以及缺陷閾值下限,從而進(jìn)行工藝控制與良率管理。半導(dǎo)體前道量檢測(cè)設(shè)備,要求精度高、效率高、重復(fù)性好,量檢測(cè)設(shè)備一般會(huì)涉及光電探測(cè)、精密機(jī)械、電子與計(jì)算機(jī)技術(shù),因此在半導(dǎo)體設(shè)備中,技術(shù)難度高。

在wafer基材加工階段,從第一代硅,第二代砷化鎵到第三代也是現(xiàn)階段熱門的碳化硅、氮化鎵襯底都是通過晶錠切片、研磨、拋光后獲得,每片襯底在各工藝后及出廠前,都要對(duì)厚度、翹曲度、彎曲度、粗糙度等幾何形貌參數(shù)進(jìn)行系統(tǒng)量測(cè),需要相應(yīng)的幾何形貌量測(cè)設(shè)備。

下圖為國內(nèi)某頭部碳化硅企業(yè)產(chǎn)品規(guī)范,無論是production wafer,research wafer,還是dummy wafer,出廠前均要對(duì)幾何形貌參數(shù)進(jìn)行量測(cè),以保證同批、不同批次產(chǎn)品的一致性、穩(wěn)定性,也能防止后序工藝由于wafer warpage過大,產(chǎn)生碎片、裂片的情況。

圖片1.jpg

WD4000系列無圖晶圓幾何量測(cè)系統(tǒng),適用于線切、研磨、拋光工藝后,進(jìn)行wafer厚度(THK)、整體厚度變化(TTV)、翹曲度(Warp)、彎曲度(Bow)等相關(guān)幾何形貌數(shù)據(jù)測(cè)量,能夠提供Thickness map、LTV map、Top map、Bottom map等幾何形貌圖及系列參數(shù),有效監(jiān)測(cè)wafer形貌分布變化,從而及時(shí)管控與調(diào)整生產(chǎn)設(shè)備的工藝參數(shù),確保wafer生產(chǎn)穩(wěn)定且高效。


*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀點(diǎn),如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。




技術(shù)專區(qū)

關(guān)閉