博客專欄

EEPW首頁 > 博客 > imec展示基于High NA EUV曝光的邏輯與DRAM結構

imec展示基于High NA EUV曝光的邏輯與DRAM結構

發(fā)布人:芯智訊 時間:2024-09-25 來源:工程師 發(fā)布文章

近日,比利時微電子研究中心(imec)在荷蘭 Eindhoven 與ASML合作建立的高數(shù)值孔徑極紫外光(High-NA EUV)光刻實驗室中,利用徑 0.55NA EUV光刻機 (TWINSCAN EXE:5000) ,發(fā)布了曝光后的圖形化元件結構。

imec表示,在單次曝光后,9nm和5nm(間距19nm)的隨機邏輯結構、中心間距為30nm的隨機通孔、間距為22nm的二維特征,以及間距為32nm的動態(tài)隨機存取記憶體(DRAM)專用布局全部成功成形,采用的是由imec與其先進圖形化研究計劃伙伴所優(yōu)化的材料和基線制程。通過這些研究成果,imec證實該光刻技術的生態(tài)系統(tǒng)已經(jīng)準備就緒,能夠實現(xiàn)高分辨率的 High NA EUV 單次曝光。

由ASML與imec共同成立于荷蘭Eindhoven的High NA EUV光刻實驗室在近期啟用后,客戶現(xiàn)在可以使用High NA EUV光刻機來開發(fā)非公開的High NA EUV應用案例,這些案例也能運用客戶各自的設計規(guī)則和布局。

image.png

imec成功利用單次曝光,形成間隔為9nm與半線寬為5nm的隨機邏輯結構,相當于間距為19nm,圖形頂端(tip-to-tip)的間距達到20納米以下。中心間距為30nm的隨機通孔充分展示了絕佳的圖形保真度與關鍵尺寸均勻度。此外,間距為22nm的2D特征也展現(xiàn)了杰出的性能,突顯了利用High NA EUV技術來實現(xiàn)2D布線的發(fā)展?jié)摿Α?/p>

除了邏輯結構,imec 也成功利用單次曝光,為動態(tài)隨機存取內(nèi)存(DRAM)制出把電荷儲存節(jié)點連接墊(storage node landing pad)與周邊位線相互整合的元件圖形。這項成就彰顯了High NA EUV技術的潛能,有望通過單次曝光來取代多層光罩的曝光需求。

取得這些突破性成果后,imec攜手ASML與其伙伴緊密合作,開始緊鑼密鼓地進行準備工作,為第一代High NA EUV微影技術來籌備圖形化生態(tài)系統(tǒng)與量測技術。在進行多次曝光之前,imec準備了專用的晶圓堆疊(包含先進光阻、涂布底層及光罩),并把像是光學臨近校正(OPC)、整合圖形化及蝕刻技術等high NA EUV基線制程整合到0.55NA EUV光刻機臺上。

image.png

imec 計算技術與系統(tǒng)/計算系統(tǒng)擴展高級副總裁Steven Scheer表示:“我們很高興在 ASML-imec 聯(lián)合實驗室中展示了世界上第一個支持High NA EUV的邏輯和內(nèi)存圖案化,這是對行業(yè)應用的初步驗證。結果展示了High NA EUV 的獨特潛力,可以實現(xiàn)大規(guī)模 2D 特征的單次打印成像,提高設計靈活性并降低圖案化成本和復雜性。展望未來,我們希望為我們的圖案化生態(tài)系統(tǒng)合作伙伴提供寶貴的見解,支持他們進一步完善High NA EUV 特定材料和設備。

imec 總裁兼首席執(zhí)行官Luc Van den hove 表示:“結果證實了High NA EUV 光刻技術長期以來預測的分辨率能力,一次曝光即可實現(xiàn) 20nm 以下間距的金屬層。因此,High NA EUV 將對繼續(xù)實現(xiàn)邏輯和內(nèi)存技術的尺寸縮放發(fā)揮重要作用,這是將路線圖推向‘埃時代’的關鍵支柱之一。這些早期演示之所以能夠實現(xiàn),要歸功于 ASML-imec 聯(lián)合實驗室的建立,這使我們的合作伙伴能夠加速將High NA EUV光刻技術引入制造業(yè)?!?/p>

編輯:芯智訊-林子 來源:imec


*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點,如有侵權請聯(lián)系工作人員刪除。



關鍵詞: 芯片

相關推薦

技術專區(qū)

關閉