ESD如何仿真？我找到了ESD仿真的模型

之前的文章“如何理解虛無(wú)縹緲的ESD”，有兄弟留言有沒(méi)有ESD放電的仿真，其實(shí)發(fā)文前我找過(guò)，沒(méi)找到，所以那篇文章里面的仿真是籠統(tǒng)的給了個(gè)信號(hào)源，然后按照頻譜的方式來(lái)分析的。 

發(fā)完后我又查了些資料，終于算是有所得，找到了一篇碩士研究生論文《ESD 模擬器的特性仿真及實(shí)驗(yàn)驗(yàn)證》，作者是武漢理工大學(xué) ——舒曉榕。里面有仿真模型，我用我常用的仿真軟件LTspice試了下，確實(shí)是那么回事，現(xiàn)在就分享給兄弟們。

原論文仿真電路模型

 原論文的電路模型如下圖：

圖 3-1 中，R1 和 C1 分別為 330 ? 放電電阻和 150 pF 儲(chǔ)能電容，為基于人體-金屬模型的 ESD 模擬器基本放電電路。L1，R2 和 C3 為 ESD 模擬器槍體其它部件的等效電阻和等效電容。C2 為槍體內(nèi)的寄生電容，L2 為接地帶電感，C4為接地帶對(duì)地電容。C5 和 C7 為槍體不同部位的對(duì)地電容。L3 和 R3 為繼電器電感和電阻。L4 和 R4 為放電尖端電感和電阻，C6 則為放電尖端和電流靶間的電容。L5 和 R5 為電流靶電感及電阻，C8 為放電尖端對(duì)地電容。仿真得到的放電電流為 R5 元器件上的電流。電壓源sV 為上升時(shí)間為 700 ps 的階躍函數(shù)，且階躍信號(hào)幅值等于放電電壓。1 kV 放電電壓時(shí)的激勵(lì)信號(hào)見(jiàn)圖 3-2。

按照論文的模型和提供的參數(shù)值，用LTspice仿真了下，確實(shí)是符合IEC 61000-4-2標(biāo)準(zhǔn)放電波形的。 LTspice仿真驗(yàn)證 仿真原理圖如下圖：

2Ω靶電阻上電流波形如下圖

 

從仿真圖上可以看到，仿真得到相關(guān)參數(shù)如下：峰值電流：7.4A上升時(shí)間tr：0.85ns（10%峰值到90%峰值）30ns處電流幅度：2.95A60ns處電流幅度：1.98A 對(duì)比規(guī)范里面的要求如下：

 

可以看到，2000V ESD測(cè)試時(shí)，幾個(gè)參數(shù)都能很好的符合規(guī)范，除了30ns處的電流幅度規(guī)范里面是4A，仿真是2.95A，看著差得有點(diǎn)多，不過(guò)其實(shí)也是符合規(guī)范的。規(guī)范要求4A±30%，也就是電流范圍是：2.8A~5.2A。2.95A在這個(gè)范圍，所以也是符合規(guī)范的。 原來(lái)文章的問(wèn)題 在之前的文章“如何理解虛無(wú)縹緲的ESD”里面，我曾猜測(cè)ESD的典型波形可能是直接輸出短路的時(shí)候測(cè)的，現(xiàn)在看來(lái)，其實(shí)是有誤的，至少?gòu)恼撐睦锩婵磥?lái)應(yīng)該是輸出接2Ω電阻+1nh電感串聯(lián)。 不過(guò)我仿真看了，用這個(gè)電路將輸出短路，其電流波形也基本不變，只是峰值輸出電流小了一點(diǎn)，從7.5A降低到了7.0A，對(duì)分析結(jié)果影響不大。  另外，現(xiàn)在既然有了更為真實(shí)的ESD模型，我們就把原來(lái)文章的問(wèn)題用新的方法再仿真看看。 老問(wèn)題——為什么串電阻和并聯(lián)電容能夠改善 ESD？ 也就是下面這個(gè)問(wèn)題：

 

a、我們先來(lái)看濾波電容 Cp 的值對(duì)靜電防護(hù)的影響

構(gòu)建電路如下圖，左邊是ESD發(fā)生器（去掉了2歐姆靶電阻和1nh靶電感），右邊是被測(cè)電路。

因?yàn)槲覀兪菫榱丝措娙莸挠绊?，所以排?span style="font-family:等線">Rs的影響，將設(shè)置Rs=0。電容Cp參數(shù)分別為：10p，100p，1nf ，10nf，100nf，我們看殘壓Vgpio電壓值如下圖：

我們可以讀出不同電容情況下Vgpio的最大值電壓：10pF時(shí)Vgpio最大值=1220V100pF時(shí)Vgpio最大值=903V1nF時(shí)Vgpio最大值=251V10nF時(shí)Vgpio最大值=30V100nF時(shí)Vgpio最大值=3V 對(duì)比下之前文章的結(jié)果：

 

我們代入 ESD 2kV的測(cè)試情況，就可以得到不同Vgpio的電壓值：10pF時(shí)Vgpio最大值=980V100pF時(shí)Vgpio最大值=180V1nF時(shí)Vgpio最大值=20V10nF時(shí)Vgpio最大值=2V100nF時(shí)Vgpio最大值=0.2V 為了方便對(duì)比，就列個(gè)表直接看下現(xiàn)在新模型的結(jié)果和之前的結(jié)果：

電容值	新ESD放電模型2000V測(cè)試結(jié)果	之前文章的頻譜分析法2000V結(jié)果
Cp=10pF	1220V	980V
Cp=100pF	903V	180V
Cp=1nF	251V	20V
Cp=10nF	30V	2V
Cp=100nF	3V	0.2V

 

通過(guò)對(duì)比我們發(fā)現(xiàn)，如果只是定性分析，殘壓Vgpio都是隨電容值增大而迅速下降，說(shuō)明加電容確實(shí)對(duì) ESD有用。不過(guò)如果定量看的話，二者差異還是很大的，特別是在100nF時(shí)，新模型殘壓是3V，而老的方法只有0.2V，差了十幾倍。 為什么會(huì)這樣呢？到底之前準(zhǔn)確還是現(xiàn)在準(zhǔn)確？ 個(gè)人認(rèn)為，這是因?yàn)橹袄系姆椒ㄊ菑念l譜的角度來(lái)分析的，而頻譜是按照典型放電電流波形來(lái)的。而現(xiàn)實(shí)的情況是，不同的負(fù)載（對(duì)不同的東西放電），放電的電流波形肯定是有差異的，之前的模型因其本身假設(shè)的局限性，我們得到的結(jié)果自然是粗糙的。 因此，總的來(lái)說(shuō)，我認(rèn)為這個(gè)新的模型是更準(zhǔn)確的。 下面是新模型靜電放電時(shí)對(duì)應(yīng)的放電電流波形，可以看到，這個(gè)波形和靜電放電的典型電流波形差異還是挺大的。由此說(shuō)明，給不同的負(fù)載放電，靜電放電電流波形是不同的。

b、串聯(lián)電阻 Rs 的影響 看完電容的影響，我們?cè)賮?lái)看下電阻的影響。因?yàn)槿绻?span style="font-family:等線">MCU輸入電阻看作無(wú)窮大的話，是無(wú)法發(fā)生靜電放電的，所以我們要結(jié)合更真實(shí)的情況，在 MCU 那里放個(gè) ESD 管，看這個(gè)管子承受的功率以及殘壓Vgpio大小就行。 為了方便和之前的結(jié)果做對(duì)比，靜電放電電壓設(shè)置為10000V，仿真電路圖如下圖：

仿真結(jié)果如下圖：

對(duì)比下之前簡(jiǎn)易模型的文章的結(jié)果：

可以看到，簡(jiǎn)易模型和現(xiàn)在新的模型，功率值和殘壓同樣都有差異，但是如果僅僅是定性分析的話，我們都可以很清晰的看到不同電阻對(duì)ESD放電的影響，二者都能說(shuō)明串聯(lián)電阻越大，對(duì)ESD防護(hù)越有好處。 小結(jié) 通過(guò)查詢論文，我終于找到了可以在LTspice里面進(jìn)行仿真ESD的電路了，并且我又將之前的問(wèn)題用新的模型分析了一下。從結(jié)果來(lái)說(shuō)，新的模型更為準(zhǔn)確。但是也不能說(shuō)之前文章寫的東西是錯(cuò)誤的，只能說(shuō)它模型簡(jiǎn)單，精度不高。 并且 ，如果從分析具體問(wèn)題的角度，其實(shí)之前的文章“如何理解虛無(wú)縹緲的ESD”應(yīng)該更容易理解，畢竟，我們不可能一遇到問(wèn)題就拿這個(gè)精確的模型去實(shí)際仿真下，有時(shí)候我們僅僅只需要在腦子里面過(guò)一下，定性分析下就足夠了。 仿真源文件下載 仿真文件我放置到了網(wǎng)盤，有需要的自提。下載方法：關(guān)注我的微信公眾號(hào)“硬件工程師煉成之路”，在后臺(tái)回復(fù)“煉成之路Pro”，就可以下載了，放置在目錄：煉成之路Pro-->01-ESD仿真模型 

論文文件我沒(méi)有提供，怕侵權(quán)，就只告訴兄弟們論文名稱了——《ESD 模擬器的特性仿真及實(shí)驗(yàn)驗(yàn)證》，作者是武漢理工大學(xué) ——舒曉榕，我相信真正需要的兄弟應(yīng)該能自己想到辦法搞到。 聲明：以上內(nèi)容僅是個(gè)人觀點(diǎn)，不保證正確性，如有問(wèn)題，請(qǐng)留言指出。

*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。