基于AD9640的無線接收機設(shè)計

　　接收機排版布線

　　本設(shè)計中，接收機布線堅持2W原則：布線寬度為W，線間距不小于2W。PCB電路板分為模擬層和數(shù)字層兩個部分，共12層，制版安排見圖2，布線安排設(shè)計如下。

　　(1)模/數(shù)布線和元件排版分離。高速信號位于優(yōu)質(zhì)布線層clk-digital component和signal_1，高速信號線同低速信號線盡量遠(yuǎn)離，重要的低速信號線位于低速信號層signal_2 和signal_3。首先，保證關(guān)鍵高速時鐘和信號線布放于層clk-digital component和signal_1;然后保證關(guān)鍵低速信號線位于層signal_2 和signal_3;其次，低速信號線進(jìn)入高速布線層clk-digital component時應(yīng)該遠(yuǎn)離高速信號線(尤其是時鐘)，高速信號線進(jìn)入低速布線層signal_2 和signal_3應(yīng)該遠(yuǎn)離低速信號線;最后，上述原則無法實施時應(yīng)該增加布線層。

　　(2)PCB板下三層為模擬電路，上七層為數(shù)字電路;層clk-digital component布線64MHz時鐘;層signal_1布線64MHz數(shù)字信號，包括AD9640采樣64MHz高速數(shù)字信號;層signal_2 和signal_3布線小于64MHz的所有其它數(shù)字信號;將數(shù)字地GNDdigital2用多個過孔連接到GNDdigital1上，GNDdigital2僅僅為隔離模數(shù)兩個系統(tǒng)，保護模擬信號免受數(shù)字干擾。GNDdigital1作為電源+5V的數(shù)字地;GNDdigital2作為+1.8V、+2.5V、+3.3V的數(shù)字地。

　　(3)FPGA、穩(wěn)壓片等所有核心元件位于頂層clk-digital component。

　　(4)各層敷銅接地方法：

　　● 層clk-digital component、signal_1、signal_2 、signal_3的大面積敷銅，并通過多個過孔連接到GNDdigital1;

　　● 層analog component的大面積敷銅，并通過多個過孔連接到GND analog。

　　(5)電源布線：電源線根據(jù)使用區(qū)域大面積填充，形成分割的電源平面。模擬電源平面PWRanalog分割為3.3V和5V兩個部分，數(shù)字電源平面PWRdigital分割為1.8V、2.5V、3.3V、5V四個部分。

　　實物制造及測試

　　圖4示出所設(shè)計的接收機實物圖，將其放置在一定的溫度、濕度和振動壓力之下測試以檢查任何設(shè)計或工作的缺陷。