新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > ASIC原型構(gòu)建:是做還是買?

ASIC原型構(gòu)建:是做還是買?

——
作者: 時(shí)間:2006-02-15 來源: 收藏
 隨著數(shù)字集成電路(IC)的設(shè)計(jì)變得更加復(fù)雜,驗(yàn)證其功能的工作也越來越復(fù)雜了。在能被設(shè)計(jì)的門電路數(shù)量和能在合理時(shí)間內(nèi)被驗(yàn)證的門電路數(shù)量之間一直存在差距,而這些年來,EDA 廠商們在縮小這種差距方面幾乎無所作為。
要 點(diǎn)
  ●加快的速度是RTL仿真的10至 50倍。 
  ●新仿真方法的速度是RTL仿真的1000至5000倍。 
  ●FPGA的速度可以達(dá)到 RTL仿真的10,000倍。 
  ●EDA廠商目前提供可簡化的分區(qū)軟件。 
  ●多家廠商提供FPGA電路板,價(jià)格比自建的更便宜。 


--------------------------------------------------------------------------------
  僅就驗(yàn)證設(shè)計(jì)而言,通常要占用集成電路(IC)設(shè)計(jì)師們多達(dá) 60% 至 80% 的工作時(shí)間,而且這個(gè)比例還在不斷上升。為了幫助完成驗(yàn)證,很多設(shè)計(jì)機(jī)構(gòu)已轉(zhuǎn)向硬件輔助驗(yàn)證來設(shè)計(jì)原型。電路試驗(yàn)板是第一種硬件原型制作形式,并且在復(fù)雜化和流行程度方面一直在提高。Collett International (www.collett.com) 和 Deepchip.com (www.deepchip.com) 的調(diào)查表明:30% 至 40% 的  項(xiàng)目涉及原型制作?,F(xiàn)在可以利用現(xiàn)成的 FPGA 來構(gòu)建自己的包含數(shù)百萬門電路的原型,然而對于大型設(shè)計(jì)或復(fù)雜設(shè)計(jì),也許就需要購買預(yù)先設(shè)計(jì)的原型系統(tǒng),或者,在經(jīng)費(fèi)允許的情況下,租借或購買仿真加速器或電路內(nèi)置仿真器。構(gòu)建、租借或購買的決定取決于若干因素,其中包括所要求的時(shí)鐘速度、容量、功能、成本、系統(tǒng)設(shè)計(jì)技能以及必須驗(yàn)證設(shè)計(jì)的時(shí)間(參考文獻(xiàn) 1)。 
  原型構(gòu)建系統(tǒng) 

  設(shè)計(jì)師和廠商們表示,制作  和 SoC(單片系統(tǒng))原型在本質(zhì)上是向后邁出的一步——一些人半開玩笑地稱之為將SoC變成了SoB(單板系統(tǒng))。在構(gòu)建原型系統(tǒng)的過程中,一些設(shè)計(jì)師利用各種分立元件、既有的  和提供新功能的 FPGA 的組合來重建其 ASIC 的功能。而另一些設(shè)計(jì)師則構(gòu)建甚至購買將設(shè)計(jì)方案編程到主板中的快速原型設(shè)計(jì)系統(tǒng)。主板上容納了一組 FPGA 和子板,用來連接成獨(dú)特的功能或更大的系統(tǒng)。

  工程師們可以設(shè)計(jì)或購買運(yùn)行速度接近 250 MHz的 ASIC 原型構(gòu)件系統(tǒng),這個(gè)性能水平在某些情況下接近最終芯片的運(yùn)行速度。這類原型系統(tǒng)比那些最高頻率為 2 MHz 的商用仿真器快得多,比 RTL 仿真器快 110 倍。利用快速 ASIC 原型構(gòu)件系統(tǒng),設(shè)計(jì)師可以在系統(tǒng)環(huán)境中測試設(shè)計(jì)的功能,或者也可以進(jìn)一步進(jìn)行嵌入式軟件的開發(fā)。

  當(dāng)然,由于設(shè)計(jì)師們很難在這樣的系統(tǒng)中查明系統(tǒng)缺陷的確切位置,ASIC原型的缺點(diǎn)是難以調(diào)試。各設(shè)計(jì)機(jī)構(gòu)把基于仿真的廣泛驗(yàn)證作為原型的基礎(chǔ)。MIPS Technologies 公司利用幾乎各種基于硬件的加速來驗(yàn)證新型微處理器內(nèi)核設(shè)計(jì),同時(shí)幫助客戶集成內(nèi)核(見附文《MIPS 無所不用》)。 

  自建原型系統(tǒng)

  目前,從頭構(gòu)建原型系統(tǒng)在某些方面比過去更容易了,而在另一些方面則更難了。當(dāng)今 FPGA 的巨大容量和速度等級使得用戶能夠制作數(shù)百萬門 ASIC 設(shè)計(jì)方案的原型。近年來,通過提供工具幫助工程師分割A(yù)SIC設(shè)計(jì)并將分割的模塊編排到FPGA陣列中,Synplicity 和 Synopsys 等 EDA 公司已使原型設(shè)計(jì)工作變得容易了。目前,ASIC 原型構(gòu)建軟件的商品化已經(jīng)刺激了快速原型業(yè)務(wù),并使其成為了 Cadence Design Systems 和Mentor Graphics等傳統(tǒng)仿真廠商的更強(qiáng)大的競爭對手。各廠商,特別是那些提供現(xiàn)成原型系統(tǒng)的廠商表示:那些考慮制造或購買原型的單位面臨的一個(gè)大問題是——是否有時(shí)間、額外的擁有印制電路板設(shè)計(jì)和系統(tǒng)設(shè)計(jì)技能的工程人員以及預(yù)算來自行構(gòu)建原型系統(tǒng)?

  Dini Group 的 ASIC 原型構(gòu)建公司總裁 Mike Dini 強(qiáng)烈建議:購買快速原型產(chǎn)品比從頭構(gòu)建更便宜。Dini 在 10 年前是一名 ASIC 和 FPGA 設(shè)計(jì)顧問,由于當(dāng)時(shí)需要一些驗(yàn)證工具,因此他開始構(gòu)建原型電路板。他目前已經(jīng)放棄了設(shè)計(jì)服務(wù),轉(zhuǎn)向了 ASIC 原型構(gòu)建領(lǐng)域中一項(xiàng)蓬勃發(fā)展的業(yè)務(wù)。多家廠商目前都提供這類原型系統(tǒng)(表 1)。Dini 說:“我們在仿真領(lǐng)域的競爭對手說我們只是提供一堆FPGA 而已。我并不把它當(dāng)作是一種侮辱。這就是我做的事情。我把數(shù)量極大的一堆 FPGA 放在電路板上,把它們組裝在一起并進(jìn)行調(diào)試,并把它們以比你自己制造更便宜的價(jià)格賣給你?!彼硎荆涸蜆?gòu)件的價(jià)值可能無法衡量,但是,組裝一塊你在項(xiàng)目結(jié)束后可能會(huì)丟棄的專用電路板,可能會(huì)很浪費(fèi)。他建議用戶創(chuàng)建專門功能的子板,并從快速原型構(gòu)建廠商那里購買原型系統(tǒng)的 FPGA 部件(見附文《購買理由》)。

表一,快速原型系統(tǒng),加速器,仿真器,供應(yīng)商:



點(diǎn)擊看原圖




  Dini 等人表示:即使借助 Synplicity 和 Synopsys 等公司的自動(dòng)分區(qū)軟件,自己構(gòu)建一個(gè)配備3 塊以上 FPGA 的系統(tǒng)也可能很快變成一個(gè)噩夢,特別是如果你不熟悉印制電路板設(shè)計(jì)(盡管 EDA 廠商聲稱印制電路板設(shè)計(jì)不難,但它依然是一項(xiàng)艱巨任務(wù))時(shí),情況更是如此。Dini 說:“原型是一個(gè)關(guān)于‘是做還是買’的決定。如果采用擁有 700 根引腳的較大封裝,那么在一塊板上放置一片 Virtex FPGA 沒什么問題,但是如果要放置 2、3 或 16 片的話,在設(shè)計(jì)、構(gòu)建和測試上就會(huì)有很大的困難。例如,兩片 700 引腳 FPGA 對于印制電路板自動(dòng)布線器來說就太多了,因此必須做很多手工工作。使基于 FPGA 的自制 ASIC 原型變得復(fù)雜的困難臨界值大約是 3。兩片還不算困難,但是當(dāng)你開始實(shí)施 3 片 FPGA 時(shí),你就必須開始檢查層數(shù),檢查各種部件在印制電路板中如何連接。”他指出:現(xiàn)代的 FPGA 非常適合于自動(dòng)分區(qū)軟件,并且多數(shù)快速原型構(gòu)建廠商都定制各自的系統(tǒng),以便配合 Synplicity 公司的 Certify 等產(chǎn)品。




關(guān)鍵詞: ASIC 構(gòu)建 原型

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉