新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > 瑞薩采用間距焊料凸點的芯片對芯片技術

瑞薩采用間距焊料凸點的芯片對芯片技術

——
作者: 時間:2006-03-09 來源: 收藏

本文引用地址:http://www.butianyuan.cn/article/11641.htm

-- 30μm超精細間距焊料凸點和高引腳數(shù)連接有助于實現(xiàn)芯片間高速數(shù)據(jù)傳輸?shù)母咝阅躍iP產品 --
科技公司(Renesas Technology Corp.)宣布,已開發(fā)出采用30μm超精細對芯片(COC)技術,以及一種采用該技術的倒裝芯片球柵陣列(COC-FCBGA)封裝。預期這種下一代封裝技術將成為開發(fā)包括數(shù)字設備和高速網(wǎng)絡設備等新型高性能產品的關鍵因素。

COC是一種在單個封裝中堆迭多個芯片的結構。新技術是使用一種超精細間距的微型凸點將兩個芯片表面(電路形成在上面)的電極直接進行連接。這將顯著增加芯片之間的數(shù)據(jù)傳輸速度,而且可以進行極高引腳數(shù)的連接。預期這些進展將在實現(xiàn)高性能數(shù)字設備、高速網(wǎng)絡設備和類似產品方面發(fā)揮關鍵作用。


<背景>
最近幾年,數(shù)字設備和網(wǎng)絡設備變得越來越多功能和小型化,其性能也在不斷改進。推動這方面進展所廣泛采用的方法是使用系統(tǒng)級封裝產品(SiP),它可在一個封裝中集成多個芯片(微處理器或片上系統(tǒng)(SoC)、存儲器,等等)。預期今后幾年,隨著制造商努力開發(fā)具有更高性能水平和功能的新產品,SiP技術的需求將會日漸增長。

使SiP產品變得更加緊湊的一種有效的方法是使用其中堆迭了多個芯片的COC結構。不過,目前最廣泛使用的導線焊接連接方法,限制了SoC和存儲器芯片之間的數(shù)據(jù)傳輸速度。此外,當需要增加新的功能時,微處理器或SoC芯片的引腳數(shù)也要增加。因此,可以提供極高引腳數(shù)連接的SiP產品的需求與日俱增。這種趨勢已使該技術的發(fā)展成為進一步提高SiP產品性能的必要條件。


<技術特性>
為了滿足上述需求,科技開發(fā)出了采用超精細間距COC連接和極其微小的焊料凸點形成的SiP封裝結構。

這種新技術所采用的COC連接是
— COC連接不使用助助焊劑*1,而采用倒裝芯片的連接*2方法,可減少使用熔化的焊料導致的芯片損壞

這些新開發(fā)技術的特性如下。


(1)    用于芯片間直接連接的30μm超精細間距焊料凸點
新開發(fā)的技術使用無鉛焊料,而不使用助焊劑,具有高度的可靠性和低損壞率。無鉛焊料可以在30μm的超精細間距中形成極其微小的凸點。連接可以在低壓力和低溫下實現(xiàn)。該技術支持每芯片超過10,000個凸點的超高引腳數(shù)連接。不使用助焊劑的倒裝芯片連接已證明適合于實際應用。

(2)    采用熔融焊錫噴射技術的超精細凸點的形成
無鉛焊料的凸點是采用微型金屬電鍍技術形成的。此外,開發(fā)了一種微型熔融焊錫噴射*3方法的新技術,它可以擠出極小的焊料球。焊料凸點的形成不使用掩膜,還可以在一個芯片上形成可變厚度的超精細凸點。

(3)    新型SiP封裝與早期的FC-BGA產品的外部尺寸相同
FC-BGA是一種傳統(tǒng)封裝技術,具有高速數(shù)據(jù)傳輸、高引腳數(shù)連接和良好的散熱性能等優(yōu)點。新開發(fā)的COC-FCBGA技術保持了同樣的封裝尺寸,并可使用技術 (1) 和 (2) 實現(xiàn)SiP產品的COC連接。下面概述了封裝的細節(jié)。

(a)    諸如SoC的底部芯片與采用厚度為50μm的超精細焊料凸點的子芯片之間的COC連接。
(b)    底部芯片與子芯片的堆迭是通過倒裝連接芯片的方法焊接在多層基層上的,這些層采用了與傳統(tǒng)FC-BGA封裝類似的技術。

采用這種方法有助于改善SiP產品的功能和性能,同時實現(xiàn)與傳統(tǒng)FC-BGA產品一樣的封裝尺寸。

新開發(fā)的封裝技術采用芯片間的超精細間距和超高引腳數(shù)連接,可以最大限度地減少連接的“布線”長度。這將有助于創(chuàng)建支持芯片間大容量和高速數(shù)據(jù)傳輸?shù)腟iP產品。因此,它將有助于開發(fā)具有更高性能的數(shù)字設備、高速網(wǎng)絡設備和類似產品。

瑞薩科技計劃在2006年第四季度發(fā)布采用這一新技術的產品。



評論


相關推薦

技術專區(qū)

關閉