晶圓代工廠整合第三方設計工具已成趨勢

　　芯片設計愈趨復雜，對已驗證IP的需求也愈來愈高，根據全球半導體協會(GSA)統計，2010年晶圓代工廠提供給IC設計業(yè)者的IP數量，已經超過以IP授權為主要業(yè)務的第三方IP供貨商。為了縮短芯片設計至量產時間，臺積電旗下創(chuàng)意、聯電旗下智原等2家設計服務業(yè)者，已經成為晶圓雙雄搶食IP授權市場趨勢下的主要受惠者。

　　根據GSA調查統計，IC設計業(yè)者的IP來源，雖然因為芯片設計功能區(qū)塊(designblock)仍以自家技術為主，自有IP比例達到66%，但是去年一年當中，已有愈來愈多的IC設計業(yè)者開始依賴晶圓代工廠提供IP，有18%的IP來自于晶圓代工廠，而第三方IP供貨商的提供比重已降至16%。

　　而根據調查，在IC設計業(yè)者的產品成本結構當中，晶圓代工費用的占比達54%，封裝測試合計成本占比約36%，第三方IP供貨商授權費用則占7%。

　　業(yè)者指出，當制程進入65納米以下世代后，芯片由設計到量產的時間拉長，要縮短芯片出貨前置時間，與晶圓代工廠擴大合作內容，多采用晶圓代工廠經驗證的IP，已經成為最好的方法。

　　臺積電2008年成立開放創(chuàng)新平臺(OIP)，整合本身及第三方供貨商的設計工具EDA及IP、制程技術及流程服務等，已建立了臺積電爭食IP授權市場大餅基礎。而為了讓IP使用活化，臺積電旗下創(chuàng)意電子為IC設計業(yè)者提供的NRE及驗證工程服務，因此創(chuàng)意也成為IC設計廠或IDM廠向臺積電投片的最快快捷方式。

　　臺積電董事長張忠謀曾指出，晶圓代工廠不能再像過去般只提供芯片制造服務，而是要與上游芯片設計客戶合作，在設計一開始就進行充份的合作，協助客戶縮短芯片設計時間及成本，除了提供臺積電本身龐大的IP供客戶使用，對第三者EDA工具、IP等供貨商的產品進行驗證，并納入臺積電的經投片驗證IP清單中，減少芯片由設計端到制造端可能發(fā)生的問題。

　　聯電當年將IP及委托設計(NRE)部門切割獨立為智原后，智原已經是IC設計廠要在聯電投片時，最主要的IP供貨商。而隨著晶圓代工產能吃緊，向智原取得經驗證IP進行投片，可大幅縮短前置時間，所以智原總經理林孝平表示，今年IP業(yè)務營收將較去年大幅成長3成。