萊迪思宣布首個(gè)符合PCI Express 2.0規(guī)范的FPGA

        萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通過(guò)了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測(cè)試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。實(shí)現(xiàn)這一重要行業(yè)事件使得2.5Gbps PCIe v2.0系統(tǒng)具有更高的可靠性且降低了成本和功耗，適用于通信、多媒體、服務(wù)器和移動(dòng)平臺(tái)，萊迪思及其IP合作伙伴增加了更加廣泛的設(shè)計(jì)解決方案，支持被廣泛采用的串行互連標(biāo)準(zhǔn)。
 
        在PCIe 2.0規(guī)范允許工作在一個(gè)較低的速度（2.5Gbps），但環(huán)路帶寬的特點(diǎn)是不同的，比PCIe 1.1版更加嚴(yán)格。萊迪思的解決方案使不需要PCIe鏈路工作在5Gbps，但關(guān)注符合有關(guān)PCIe 2.0規(guī)范的用戶(hù)在符合PCIe 2.0規(guī)范的系統(tǒng)中使用低成本FPGA。

        此外，針對(duì)萊迪思的PCI Express x1和x4的IP核，萊迪思與Trellisys有限公司提供了強(qiáng)大的和具有成本效益的PCIe總線功能模型（BFM）。同時(shí)有一些針對(duì)PCI Express的第三方驗(yàn)證的核可用，這些通常是針對(duì)ASIC /定制邏輯，在FPGA開(kāi)發(fā)過(guò)程中，驗(yàn)證IP的成本往往使人望而卻步。Trellisys的PCIe BFM集中在事務(wù)層，因?yàn)橥ǔＴ谀抢飳?shí)現(xiàn)用戶(hù)的應(yīng)用邏輯。這種方法假定物理和數(shù)據(jù)鏈路層完全壓縮在萊迪思的PCIe IP核中，已經(jīng)由萊迪思驗(yàn)證。

        “Trellisys的PCI Express BFM使驗(yàn)證投入符合FPGA開(kāi)發(fā)流程，同時(shí)仍然保持有效的驗(yàn)證概念，” Trellisys的總監(jiān)Charles Gardiner說(shuō)道。 “與PCI Express 1.1相比，由于PCI Express 2.0有更嚴(yán)格的測(cè)試要求，對(duì)PCI Express2.0規(guī)范的成功測(cè)試為與其他符合PCI Express2.0規(guī)范的器件一起工作提供了更穩(wěn)定的運(yùn)作。”

        Trellisys的PCIe BFM支持Verilog和VHDL，并已在Aldec公司的Active- HDL及Riviera - PRO仿真器上進(jìn)行了驗(yàn)證。提供預(yù)編譯的代碼，為用戶(hù)提供了基于先進(jìn)驗(yàn)證套件的強(qiáng)大的程序庫(kù)。設(shè)計(jì)人員可以立即用Lattice Diamond® 1.2或更高版本的設(shè)計(jì)工具套件中的IPexpress™工具，開(kāi)始評(píng)估和設(shè)計(jì)采用LatticeECP3萊迪思的符合PCI Express 2.0規(guī)范的系統(tǒng)。該IPexpress工具提供了PCIe核，參考設(shè)計(jì)和所有的腳本，BFM和模擬模型需要精簡(jiǎn)集成至用戶(hù)設(shè)計(jì)。

        “我們與Trellisys的關(guān)系增強(qiáng)了我們自己的技能，并重申我們的一貫致力于LatticeECP3 PCI Express IP產(chǎn)品組合的承諾，”萊迪思器件和解決方案的市場(chǎng)總監(jiān)Shakeel Peera說(shuō)道。 “這種合作提供了驗(yàn)證的IP，使用戶(hù)減少設(shè)計(jì)的復(fù)雜性，針對(duì)他們的PCI Express設(shè)計(jì)縮短了產(chǎn)品的上市時(shí)間。”