滿足28 nm迫切的低功耗需求

　　理想的低功耗元器件

　　制定了這些低功耗目標后，產(chǎn)品開發(fā)人員必須進一步提高產(chǎn)品性能，同時降低能耗。而且，降低功耗還有助于幫助最終用戶提高經(jīng)濟收益。例如，對于服務供應商依靠電子產(chǎn)品作為其商業(yè)模型的情況，降低功耗可以減少與電子設備供電和散熱相關的運營開支。而且，降低總功耗能夠降低實際供電需求。所有這些因素都有利于減小設備規(guī)模，降低投入和運營成本。如通過供應鏈來降低功耗需求所示，這些最終用戶需求轉(zhuǎn)換為設備供應商的需求，最終是元器件供應商的需求?！　?/p>

 

　　FPGA和可編程邏輯器件(PLD)非常適合產(chǎn)品開發(fā)人員通過以下方式，以低成本來控制功耗：

• 將大量的板上邏輯、存儲器和處理器元件迅速集成到很少的器件中，甚至是一個器件中。
• 減少支持元件和供電電源數(shù)量，減小電路板面積，降低實現(xiàn)復雜電子系統(tǒng)所需要的功耗。
• 支持采用不同的實現(xiàn)方法和算法來精確的調(diào)整功耗。

　　靈活的可編程邏輯具有低功耗優(yōu)勢，在綜合考慮全定制硅片的成本和產(chǎn)品及時面市時，它是非常有吸引力的選擇。

　　在28 nm定制功耗

　　在28-nm節(jié)點，設計人員利用Altera器件可以針對特定的目標市場和應用來定制功耗。Altera的方法在28-nm系列產(chǎn)品中利用了多種半導體工藝，針對產(chǎn)品和某些系列體系結(jié)構進行了優(yōu)化，增強了IP。結(jié)果，與前一代同類產(chǎn)品相比，Altera的28 nm FPGA功耗降低了40%。

　　TSMC的28-nm工藝選擇 顯示了臺積電(TSMC)的三種28-nm工藝技術，該公司是可編程邏輯供應商的28-nm節(jié)點半導體代工線。在這些工藝中，大量晶體管具有較大的靜態(tài)功耗范圍。左側(cè)的晶體管靜態(tài)功耗較低，而右側(cè)的較大。這也體現(xiàn)了靜態(tài)功耗與這些晶體管性能之間的關系?？傮w上，晶體管性能越好，靜態(tài)功耗也就越高。Altera在28 nm產(chǎn)品上同時使用了28LP和28HP工藝來提高性能范圍，以及多種功耗選擇。第三種工藝選擇是28HPL，某些晶體管的靜態(tài)功耗較低，位于標以“HPL Option”的部分中，但是大量使用這類晶體管會導致FPGA運行較慢，對于很多設計人員而言是無法接受的。相應的，F(xiàn)PGA的28HPL工藝需要使用高速低泄漏晶體管，無法體現(xiàn)靜態(tài)功耗的優(yōu)勢?！　?/p>

 

　　在28-nm節(jié)點，Altera器件是所有FPGA中總功耗最低的。這些器件之所以具有優(yōu)異的功耗特性，是因為在產(chǎn)品開發(fā)的所有階段都非常注重降低功耗。從28HP和28LP半導體工藝就開始重視降低功耗。

　　f 關于Altera注重降低高性能28HP Stratix^® V器件系列功耗的詳細信息，請參考“降低28-nm FPGA功耗，提高帶寬”白皮書。

　　與Stratix V系列不同，Altera的其他28-nm FPGA產(chǎn)品——Cyclone^® V和Arria^® V系列，設計用于不需要絕對最高性能和帶寬的應用。結(jié)果，它們基于28LP工藝，設計用于提供最低總功耗，如TSMC所述：

　　“與TSMC的40LP技術相比，基于SiON的28LP工藝采用了該系列中最低總功耗和高性價比技術，其邏輯密度將翻倍，速度提高50%，功耗降低30-50%。”