滿(mǎn)足28 nm迫切的低功耗需求
作者：
時(shí)間：2012-08-23
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
通過(guò)這些靜態(tài)和動(dòng)態(tài)功耗優(yōu)化措施，Altera基于28LP的FPGA總功耗比前幾代器件降低了40%，全面降低了功耗，如Cyclone V降低了功耗所示?！ ?/p>本文引用地址：http://butianyuan.cn/article/136059.htm
顯示了Arria V器件相似的結(jié)果?！ ?/p>
通過(guò)軟件創(chuàng)新降低功耗
在工藝和體系結(jié)構(gòu)創(chuàng)新基礎(chǔ)上，Altera在Quartus II的軟件功耗優(yōu)化方面進(jìn)行了大量的投入。功耗驅(qū)動(dòng)的編譯使用功耗驅(qū)動(dòng)綜合和功耗驅(qū)動(dòng)布局布線(xiàn)功能，主要用于降低設(shè)計(jì)的總功耗。對(duì)于設(shè)計(jì)人員而言，這種功耗驅(qū)動(dòng)的方法是透明的，通過(guò)簡(jiǎn)單編譯設(shè)置來(lái)實(shí)現(xiàn)。設(shè)計(jì)工程師將時(shí)序約束簡(jiǎn)單地設(shè)置為設(shè)計(jì)輸入過(guò)程的一部分，對(duì)設(shè)計(jì)進(jìn)行綜合，滿(mǎn)足性能要求。Quartus II為每一功能模塊自動(dòng)選擇所需的性能，并通過(guò)功耗預(yù)知布局布線(xiàn)和時(shí)鐘技術(shù)來(lái)降低功耗，如包括自動(dòng)功耗優(yōu)化的Quartus II設(shè)計(jì)流程所示。
評(píng)論