新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > CSR實(shí)現(xiàn)系統(tǒng)加速低功耗、混合信號(hào)芯片流片

CSR實(shí)現(xiàn)系統(tǒng)加速低功耗、混合信號(hào)芯片流片

—— Cadence技術(shù)在開(kāi)發(fā)復(fù)雜的40納米低功耗藍(lán)牙/Wi-Fi復(fù)合芯片上有著質(zhì)量、功耗、面積和產(chǎn)品快速上市等各方面的優(yōu)勢(shì)
作者: 時(shí)間:2012-10-16 來(lái)源:電子產(chǎn)品世界 收藏

  全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)宣布,緊湊型、多媒體及云領(lǐng)域的創(chuàng)新及軟件解決方案的全球供應(yīng)商 plc (LSE: ; NASDAQ: E)使用 Encounter Digital Implementation(EDI)系統(tǒng)、 Incisive Enterprise Simulator(IES)以及Cadence Conformal Low Power(CLP)加速了一款復(fù)雜低功耗、混合信號(hào)的流片。Cadence數(shù)字流程幫助CSR快速而高效地出帶一款40納米低功耗藍(lán)牙與Wi-Fi組合,同時(shí)在功耗、面積與上市時(shí)間方面都有著卓越的表現(xiàn)。

本文引用地址:http://butianyuan.cn/article/137741.htm

  該多無(wú)線芯片包含多種模擬模塊、數(shù)百萬(wàn)門級(jí)用例、多電壓島及復(fù)雜的可開(kāi)關(guān)功率閾。基于Cadence層級(jí)式通用功率格式(CPF)的全面功率意圖法讓CSR能夠在流程中精確把握和管理功率意圖。該EDI系統(tǒng)有助于減少功率閾串?dāng)_,并且讓多供應(yīng)電壓的設(shè)計(jì)更加簡(jiǎn)單。其結(jié)果是大幅降低功耗,同時(shí)自動(dòng)優(yōu)化面積與性能。至于驗(yàn)證,CSR采用IES進(jìn)行功率感知仿真,并用CLP進(jìn)行形式檢驗(yàn),以確認(rèn)其功率架構(gòu)相對(duì)于黃金CPF的正確實(shí)施。

  此外,該EDI系統(tǒng)的時(shí)序與信號(hào)完整性工程變更單(ECO)流程有助于大幅加快簽收相關(guān)性修復(fù)周期,實(shí)現(xiàn)更快的時(shí)序收斂與信號(hào)完整性簽收。由此實(shí)現(xiàn)的效率提升可幫助CSR將其設(shè)計(jì)周期減少數(shù)周。

  “最近另外的一次多無(wú)線芯片出帶中,Cadence EDI系統(tǒng)與低功耗設(shè)計(jì)法幫助我們有效實(shí)施與優(yōu)化設(shè)計(jì)協(xié)調(diào)集,與復(fù)雜數(shù)字驅(qū)動(dòng)型混合信號(hào)層級(jí)中的多供應(yīng)電壓功率閾約束,”CSE首席技術(shù)官Steven D. Gray博士說(shuō),“我們實(shí)現(xiàn)了大幅的功耗節(jié)省,并實(shí)現(xiàn)更快的時(shí)序與信號(hào)完整性簽收。由于此次出帶的成功,我們對(duì)于在所有移動(dòng)互聯(lián)與汽車設(shè)計(jì)中使用Cadence EDI System和CPF驅(qū)動(dòng)型低功耗流程非常有信心。”

  Cadence Encounter RTL-to-GDSII流程幫助設(shè)計(jì)團(tuán)隊(duì)在高級(jí)工藝節(jié)點(diǎn)上為當(dāng)今最尖端的高性能、低功耗設(shè)計(jì)優(yōu)化功率、性能與面積。此綜合Cadence流程包含 Encounter RTL Compiler、EDI System與可靠的Cadence QRC Extraction和Encounter Timing System。EDI System內(nèi)部包含的全新GigaOpt優(yōu)化引擎能靈活駕馭多個(gè)CPU的處理能力,比傳統(tǒng)優(yōu)化引擎更快做出高質(zhì)量的成果。此外,綜合的CCOpt技術(shù)將時(shí)鐘樹(shù)合成與邏輯/物理優(yōu)化進(jìn)行統(tǒng)一,實(shí)現(xiàn)大幅度的功率、性能與面積改良。

  “消費(fèi)電子產(chǎn)品的低功耗混合信號(hào)設(shè)計(jì)的需求量正在飆升。CSR設(shè)計(jì)團(tuán)隊(duì)選擇Cadence是因?yàn)槲覀兂墒於娴牡凸慕鉀Q方案能夠滿足復(fù)雜SoC設(shè)計(jì)最為迫切的需要,”Cadence硅實(shí)現(xiàn)部門研發(fā)部高級(jí)副總裁Chi-Ping Hsu說(shuō),“Euncounter數(shù)字流程提供了可預(yù)測(cè)的設(shè)計(jì)閉合路徑,滿足并超越了CSR迫切的設(shè)計(jì)與快速上市要求。



關(guān)鍵詞: Cadence 芯片 CSR

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉