GLOBALFOUNDRIES與三星支持最新Cadence Virtuoso先進節(jié)點

　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布其兩家主要晶圓代工廠合作伙伴--三星晶圓廠與GLOBALFOUNDRIES已經支持最新Cadence面向20與14納米先進節(jié)點設計的定制/模擬技術。兩家晶圓廠正在為新推出的Cadence Virtuoso先進節(jié)點提供基于SKILL的工藝設計工具包(PDK)。

　　“進入20和14納米工藝后，出現了許多新的生產挑戰(zhàn)，所以我們一直與Cadence緊密合作，幫助我們的共同客戶克服困難，”GLOBALFOUNDRIES設計基礎部副總裁Andy Brotman說，“提供滿足客戶需要的PDK，如具有原生SKILL Pcell和實時動態(tài)色彩等功能，對于整個行業(yè)開發(fā)必要的基礎IP，并將這些新技術帶給設計師至關重要。”

　　“三星14納米工藝的生產設計需要先進技術與方法學解決新需要，比如Double Patterning和FinFETs，”三星電子設備解決方案部系統(tǒng)LSI基礎設計中心高級副總裁Kyu-Myung Choi博士說，“通過三星開發(fā)的最新SKILL型PDK用于我們的14納米工藝節(jié)點，我們的客戶如今可以改進設計啟動時間，激發(fā)設計師效率，并提高設計質量。”

　　Virtuoso先進節(jié)點可以解決工程師面臨的最大難題，包括版圖依賴效應(LDE)、Double Patterning、色彩感知版圖和最新布線層。新技術完美融合了Cadence Integrated Physical Verification System(IPVS)，這是面向DRC和DPT檢查的技術，從而能進行即時檢查，減少版圖迭代。

　　“Virtuoso先進節(jié)點提供了很多新功能，幫助我們的客戶在20和14納米的最先進節(jié)點上進行設計，”Cadence硅實現部研發(fā)高級副總裁Chi-Ping Hsu說，“通過他們面向新工藝節(jié)點的SKILL型PDK，我們的晶圓廠合作伙伴會繼續(xù)提供必要的幫助，確保這些復雜的設計能夠獲得成功，并實現盈利。”