GLOBALFOUNDRIES推出強(qiáng)化型55納米CMOS邏輯制程

　　GLOBALFOUNDRIES日前宣布將公司的 55 奈米 (nm) 低功耗強(qiáng)化型 (LPe)制程技術(shù)平臺(tái)進(jìn)行了最新技術(shù)強(qiáng)化, 推出具備ARM公司合格的下一代存儲(chǔ)器和邏輯IP解決方案的 55nm LPe 1V 。“55nm LPe 1V”是業(yè)內(nèi)首個(gè)且唯一支持ARM 1.0/1.2V物理IP庫(kù)的強(qiáng)化型制程節(jié)點(diǎn)，使芯片設(shè)計(jì)人員能夠在單一系統(tǒng)級(jí)芯片(SoC)中使用單一制程同時(shí)支持兩個(gè)工作電壓。

　　GLOBALFOUNDRIES產(chǎn)品營(yíng)銷(xiāo)副總裁Bruce Kleinman表示：“‘55nm LPe 1V’的核心優(yōu)勢(shì)在于，一個(gè)設(shè)計(jì)庫(kù)可同時(shí)適用于1.0伏電壓及1.2伏電壓的設(shè)計(jì)環(huán)境。這意味著設(shè)計(jì)人員可以在該平臺(tái)上始終采用同一套設(shè)計(jì)規(guī)則和模型，無(wú)需增加額外光罩層數(shù)或特殊制程，在保證功耗效率和性能優(yōu)化的同時(shí)節(jié)省了成本且提高了設(shè)計(jì)靈活性。”

　　基于ARM的1.0V/1.2V標(biāo)準(zhǔn)單元和存儲(chǔ)器編譯器，GLOBALFOUNDRIES “55nm LPe 1V”能夠幫助設(shè)計(jì)人員在速度、功耗和面積設(shè)計(jì)方面獲得優(yōu)化，特別有利于在設(shè)計(jì)SoC解決方案時(shí)面臨功耗限制的設(shè)計(jì)人員。

　　ARM為GLOBALFOUNDRIES先進(jìn)的55納米LPe制程提供了全面的8軌、9軌和12軌庫(kù)的硅晶驗(yàn)證平臺(tái)，以及高速、高密度存儲(chǔ)器編譯器。

　　ARM公司物理IP部門(mén)營(yíng)銷(xiāo)副總裁John Heinlein博士表示：“1伏和1.2伏操作環(huán)境的結(jié)合，以及對(duì)邏輯電平轉(zhuǎn)換的支持，可以提供低功耗、高性能和更小芯片面積的完美結(jié)合。與之前的解決方案相比，雙電壓特性及Artisan下一代存儲(chǔ)器編譯器架構(gòu)減少了至少35%的動(dòng)態(tài)功耗和靜態(tài)功耗。”

　　“55nm LPe 1V”尤其適用于大容量、電池供電的移動(dòng)消費(fèi)設(shè)備以及各種綠色節(jié)能產(chǎn)品。制程設(shè)計(jì)(PDK)和電子設(shè)計(jì)自動(dòng)化(EDA)工具包現(xiàn)已面市，并提供多項(xiàng)目晶圓(MPW)服務(wù)。

　　Artisan存儲(chǔ)器提供了靈活的生產(chǎn)選擇，被廣泛應(yīng)用于全世界數(shù)十億產(chǎn)品。這些下一代存儲(chǔ)器是更廣泛的65納米至20納米Artisan物理IP平臺(tái)的組成部分，其特性包括：可延長(zhǎng)電池壽命的低電壓和待機(jī)模式，可實(shí)現(xiàn)最快處理器速度的超高速緩存，以及可減少低成本SoC設(shè)計(jì)面積的專(zhuān)有設(shè)計(jì)工藝。