新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 穩(wěn)定可靠的I2C通信的設(shè)計(jì)計(jì)算

穩(wěn)定可靠的I2C通信的設(shè)計(jì)計(jì)算

作者: 時(shí)間:2012-12-13 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/148195.htm

求解

MM1320031431_opt.jpeg

MM1320031494_opt.jpeg

各種工作電壓的最大上升時(shí)間由標(biāo)準(zhǔn)指定,并通過(guò)上拉電阻確定。根據(jù)該時(shí)間和總線電容,我們可以允許的最大上拉電阻(Rp)。當(dāng)電壓為5V,時(shí)鐘頻率為400kHz時(shí),給定總線電容CBUS為100pF,則規(guī)定的最大上升時(shí)間(TR)為300ns。

公式3:符合上升時(shí)間標(biāo)準(zhǔn)的最小上拉電阻。

missing image file
MM1320031621_opt.jpeg

missing image file
MM1320031673_opt.jpeg

missing image file
MM1320031703_opt.jpeg

高電平總輸入電流(IIH)

即使沒(méi)有器件拉低線的電平,線仍處于邏輯高電平時(shí),電流仍會(huì)繼續(xù)流過(guò)上拉電阻。該電流由總線上器件的數(shù)字輸入的泄漏產(chǎn)生,也可能是質(zhì)量較差的PCB材料以及焊接殘留物所導(dǎo)致。其中一些因素是無(wú)法預(yù)見(jiàn)的,但采用高質(zhì)量材料和良好的制造工藝時(shí),輸入引腳泄漏是主要原因。

根據(jù)圖2,沒(méi)有器件拉低總線電平時(shí),線的電平需要高于VIH才能被視為邏輯高電平。泄漏電流會(huì)限制Rp的最大值,這樣其兩端的電壓降不會(huì)阻止線的電平被拉高至VIH以上。對(duì)于VIH規(guī)范,還應(yīng)謹(jǐn)慎留出一些保護(hù)裕量,以防止噪聲尖峰將電壓拉低至VIH電平以下。要在高噪聲環(huán)境下工作,規(guī)范建議采用0.2 Vdd作為高出VIH的適當(dāng)裕量。

公式4:邏輯高輸入電平上的額外裕量。

MM1320031871_opt.jpeg

MM1320031856_opt.jpeg

MM1320031901_opt.jpeg

通常會(huì)在器件的數(shù)據(jù)手冊(cè)中給出數(shù)字輸入的泄漏電流,對(duì)于Microchip的I2C EEPROM器件,最大輸入泄漏電流(IlIEE)為1µA。組成系統(tǒng)的最少元件是單片機(jī)I2C主器件和I2C從器件。對(duì)于本例,采用一個(gè)輸入泄漏電流(IlIMCU)為1µA的單片機(jī)和四個(gè)I2C EEPROM器件,允許100%裕量,IIH為10µA。

公式5:已定義總線的引腳泄漏產(chǎn)生的泄漏電流。

MM1320032069_opt.jpeg

MM1320032141_opt.jpeg

MM1320032178_opt.jpeg

應(yīng)用歐姆定律,我們可以確定符合這些規(guī)范的Rp最大值。

公式6:確保邏輯高電平的最小上拉電阻值。

missing image file
MM1320032379_opt.jpeg

missing image file
MM1320032431_opt.jpeg

missing image file
MM1320032458_opt.jpeg

電阻值

通過(guò)電源電壓、總線電容和泄漏電流,我們可以得出RP值的范圍。

missing image file
MM1320032515_opt.jpeg

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉