5 結(jié)束語
本文引用地址：http://butianyuan.cn/article/148367.htm本設計中的抗SEU存儲器的設計可通過ACTEL的ProAsic系列A3P400 FPGA實現(xiàn)，并可使用與其配套的Liber08.5 EDA工具進行代碼的編輯和原理圖的繪制，并進行功能仿真與電路的綜合。通過仿真可以看到，本設計可以達到預期的目的，它既可實現(xiàn)存儲器的抗SEU設計，又可以滿足對存儲器使用靈活性的要求，而且具有功能完善、適應性強、電路簡單等特點，非常適用于星載RAM的抗輻射電路設計。
加入技術(shù)交流群
評論