新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于DSP開發(fā)系統設計與實現

基于DSP開發(fā)系統設計與實現

作者: 時間:2012-04-25 來源:網絡 收藏


4 復位電路
復位電路是在上電或程序跑飛時對自動或手動的初始化。該采用TI公司推出的三端監(jiān)控芯片TPS3307系列來初始化和電源監(jiān)控功能。TMS320F28335采用1.8 V或1.9 V內核電壓,3.3 V I/O電壓。利用TPS3307-18來對系統的自動和手動復位。SEN SE1,SENSE2和SENSE3管腳分別對3.3V I/O電壓、1.8 V內核電壓和3.3 V模擬電壓監(jiān)控。手動復位引腳接至復位鍵,當按下時b.jpg變?yōu)榈陀行В?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/實現">實現手動復位的功能。具體電路如圖7所示。在上電期間,當電源電壓高于1.1 V時,b.jpg開始有效,然后開始監(jiān)控SESEN輸入管腳的電壓。當SENSE1,SENSE2和SENSE3分別低于門限電壓2.93 V,1.68 V和2.5 V時,TPS3307-18的b.jpg向F28335發(fā)出低電平復位信號,實現自動復位的功能。

本文引用地址:http://butianyuan.cn/article/149182.htm

h.JPG



5 結語
系統的PCB對最終系統的性能有著重要的影響。特別是對于,管腳多且管腳間的間距小,導致布線時線間距受到限制,容易受到干擾。為了有效抑制干擾,在布局時輸入時鐘應盡可能靠近,使其輸入線路盡可能短,并使晶振外殼接地;為了減小芯片上的電源電壓瞬時過沖,在電源的輸入端使用去耦電容;電源是系統的主要干擾源,使用旁路電容及去耦電容來盡量減小電源對系統的影響。在設計中,可以利用0.1μF的電容來避免內在的振動和高頻噪聲,利用10~100μF的旁路電容減小電壓輸出的脈動。以上考慮,DSP系統才能夠穩(wěn)定可靠地運行。


上一頁 1 2 3 4 下一頁

評論


相關推薦

技術專區(qū)

關閉