非對稱雙核MCU基礎知識及核間通信

消息隊列有一個缺點，就是消息的串行化處理，它沒有優(yōu)先級的概念。但實際上，我們有實時操作系統(tǒng)(RTOS)及嵌套中斷機制的支持，本應實現(xiàn)消息的并發(fā)處理。

消息池：消息池在存儲結構上其實是簡化的基于數(shù)組的消息隊列——去掉了隊列的讀、寫下標記錄器。池中每個元素是一個消息，并且有一個字節(jié)指示每個元素的狀態(tài)——空閑/已處理、新、半處理。當發(fā)送方寫入消息時，掃描數(shù)組以查找空閑位置;當接收方讀取消息時，也是掃描數(shù)組以查找狀態(tài)?？梢?，消息池是基于優(yōu)先級來處理消息的——小下標的元素優(yōu)先得到處理。

消息池的可掃描性實現(xiàn)了消息的并發(fā)處理，并且可以通過中斷上下文和任務上下文分兩次“反芻式”處理。在處理消息池的中斷服務例程中，先掃描各消息完成第一次處理，執(zhí)行消息中(如果有的話)對實時性要求較高的部分。如果系統(tǒng)中沒有使用RTOS，可以在后臺的主循環(huán)中，再接下來二次掃描消息池，以完成第二次處理。對于使用了RTOS的系統(tǒng)，可以根據消息的優(yōu)先級，創(chuàng)建或激活不同優(yōu)先級的任務，使消息“附身”在這些任務的上下文中得到第二次處理。

消息池的一大缺點就是不宜支持較大數(shù)目的待處理消息。如有需要，可以給每則消息添加鏈表控制字段，我們可以把同一優(yōu)先級的消息鏈成一串，從而徹底消除這一局限。

若干重要的細節(jié)

內核互斥：偽并行的多任務之間需要互斥訪問共享資源，真并行的內核之間更是如此。尤其關鍵的是，一個內核無法關閉另一個內核的中斷，因此還無法通過關中斷臨界區(qū)來保護。唯一能保證的，就是不會出現(xiàn)兩個內核同時存取相同的地址。另外，由于架構上的局限，無法使用“自旋鎖”來互斥。為此，我們可以通過施加一些編程準則來實現(xiàn)互斥。最簡易有效的方法，就是在相同地址上給每個內核分別設置“只讀”或“只寫”的權限，或者是有條件的讀寫權限。比如，對于消息隊列的讀位置，只有接收方可以寫，而發(fā)送方只能讀取來判斷隊列是否空/滿。又如，對于消息池，盡管發(fā)送方和接收方對池中的元素狀態(tài)均可讀可寫，但有如下的條件：發(fā)送方只能把空閑狀態(tài)改為非空閑;接收方只能把各種非空閑的狀態(tài)改為空閑。再如，對于鏈表結構，可以只允許發(fā)送方更新各種指針;接收方通過更改鏈表中元素的狀態(tài)和觸發(fā)中斷，以指示發(fā)送方更新各指針的時機。

內核鑒別：M4向下兼容M0，這使我們可以重用很多的源代碼。但是，有時需要鑒別當前正在哪個內核上運行。這有兩種方法，分別用于不同場合：如果在編譯期間鑒別即可，則可以在編譯器設置中，預定義諸如“CORE_M4”和“CORE_M0”的宏，使用C/C++的條件編譯來處理;若需要在運行期間區(qū)分，可以讀取一個名為“CPUID”的寄存器，根據CPUID的值來判定是M4還是M0。

初始化與可執(zhí)行映像：LPC4350在完成上電復位后，M4開始執(zhí)行代碼，而M0卻一直保持在復位狀態(tài)。這樣，我們也可以無視M0的存在，而只按單核MCU來使用。為使用M0，需要讓M4為M0準備好開始執(zhí)行的全部環(huán)境，包括寄存器上下文與地址空間等，然后釋放M0。當M0處在復位狀態(tài)時，我們可以通過JTAG發(fā)現(xiàn)M0，但是卻無法操作它。因此，如果要調試M0的程序，需要先給M4下載適當?shù)挠诚?，使其釋放M0才可，不可能在拿到一個空白的芯片后，直接先從M0動手。

盡管M4與M0各有自己的映像，但是我們可以把M0的映像內含于M4的映像中，這樣在生產時只需要燒寫一次閃存。為了并入M0的映像，工具鏈通常會提供把映像轉換成C數(shù)組定義格式的功能。通過這個功能，我們把M0的映像轉換成一個C數(shù)組的表格，并且把它和M4的源文件一同編譯連接，這樣一來，M0的映像就嵌入到M4的映像中了。M4在初始化期間，要把M0的映像拷貝到準備讓M0執(zhí)行的位置。由于M0固定從零地址開始取向量，M4還需要設置M0的地址映射，把映像的首地址設置成為M0的零地址。

值得一提的是，這種“主控帶動協(xié)控”的設計哲學，也是被AMP普遍采用的。

調試時的細節(jié)：當我們使用調試仿真器連接MCU時，通常都會產生復位信號，但范圍可僅限于內核，也可復位全片。在調試M0時，需設置復位范圍僅包括M0，避免殃及正在運行的M4。另外，也需要編寫適當?shù)恼{試初始化腳本，以準備好內核的執(zhí)行環(huán)境。這些工作繁瑣，但具有高度的通用性，我們可以借鑒現(xiàn)有的腳本。

我們可以同時調試M4和M0：只需運行兩個獨立的IDE進程，分別打開相應的工程即可。經實踐，至少在MDK+ULINK下可行。

核間任務分工

M0沒有M4強大的處理能力，但是作為一個CPU，亦有完整的中斷系統(tǒng)和基本的算術與數(shù)據傳送能力，并且在LPC4350上，可以在高達204MHz的主頻下運行。合理地分擔一些任務給M0，才能利用雙核設計的優(yōu)勢。接下來，我們討論兩種主要的任務分工模型。

處理高頻中斷——智能“DMA”：中斷的響應是有額外開銷的：既包括CPU的中斷模型本身產生的硬件開銷，也包括操作系統(tǒng)的中斷管理產生的軟件開銷，當然，也還有中斷服務程序本身執(zhí)行的開銷。當中斷的頻率很高時(比如：高達幾十甚至幾百kHz)，中斷的響應將對CPU時間產生不可忽略的額外開銷。更重要的是，中斷的響應是由硬件處理，并凌駕于任務管理之上的，這可以影響任何任務的執(zhí)行而不論其優(yōu)先級如何。DMA明顯改善了這一狀況。但是當DMA通道或總線分配不足，或者是設備不受DMA支持時，我們就可以讓M0來響應這些高頻的中斷，合理組織數(shù)據緩沖區(qū)，而如同一個智能的DMA一樣。

例如：在調光設備中，需要進行多達幾十甚至上百路的AD采樣來獲取每路燈光的預期亮度，以及同樣多的LED來指示實際輸出的亮度。后者需要非常多的PWM，極可能已超出硬件PWM通道的數(shù)目。因此，在實現(xiàn)AD采樣與軟件PWM時，均需要快速的通道數(shù)據流處理與高頻LED刷新，以保證PWM精度。這兩者很容易導致高達幾十kHz的中斷請求，僅中斷響應的額外開銷就可占用一半以上的CPU時間。傳統(tǒng)的做法是使用若干顆MCU來分攤并由主控輪詢。在LPC4350下，則可由M0來處理這些任務。同樣的例子也適用于PLC應用，它需要快速地刷新多路控制。