新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > FPGA上同步開(kāi)關(guān)噪聲的分析與解決方法介紹

FPGA上同步開(kāi)關(guān)噪聲的分析與解決方法介紹

作者: 時(shí)間:2012-02-18 來(lái)源:網(wǎng)絡(luò) 收藏

概述

本文引用地址:http://butianyuan.cn/article/149635.htm

  隨著半導(dǎo)體技術(shù)的快速發(fā)展,近年來(lái) 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了,例如StratixIV 器件,最大的一款EP4SE680 擁有68.11 萬(wàn)個(gè)邏輯單元和1104個(gè)輸入輸出管腳。大量的輸出管腳在同一時(shí)刻翻轉(zhuǎn)會(huì)引起切換。目前切換 領(lǐng)域的一個(gè)新的挑戰(zhàn)。

  切換的定義

  當(dāng)大量的輸出管腳在同一個(gè)時(shí)刻從高電平到低電平的切換或者從低電平到高電平的切換,會(huì)在相鄰的管腳上引入噪聲,這就是同步切換噪聲。典型的一個(gè)同步切換噪聲的測(cè)試設(shè)置如圖。設(shè)置中, 器件的輸入輸出的電平標(biāo)準(zhǔn)配置為SSTL18 ClassII。多個(gè)在同一時(shí)刻不斷翻轉(zhuǎn)的輸出管腳定義為干擾者。一個(gè)保持為高或者低的輸出管腳定義為被干擾者。干擾者和被干擾者典型的容性負(fù)載值為10pF。干擾者以同一個(gè)時(shí)鐘信號(hào)的邊沿作為觸發(fā)。

個(gè)同步切換噪聲的測(cè)試設(shè)置

  當(dāng)干擾者信號(hào)同時(shí)從低電平到高電平切換時(shí),在被干擾者信號(hào)上會(huì)觀測(cè)到一個(gè)負(fù)電壓的噪聲。當(dāng)干擾者信號(hào)同時(shí)從高電平到低電平切換時(shí),在被干擾者信號(hào)上會(huì)觀測(cè)到一個(gè)正電壓的噪聲。

當(dāng)干擾者信號(hào)同時(shí)從低電平到高電平切換時(shí)

  隨著干擾者信號(hào)數(shù)量的增加,噪聲的幅度也會(huì)隨著增加。在相同數(shù)量的干擾者情況下,如果把被干擾者遠(yuǎn)離干擾者,噪聲的幅度會(huì)有所降低。

  同步切換噪聲的機(jī)制

  不同于一般的信號(hào)完整性問(wèn)題,同步切換噪聲是由多個(gè)噪聲機(jī)制共同作用的結(jié)果。在其中,目前一般認(rèn)為同步切換噪聲主要是由兩種機(jī)制共同作用造成的。

  1.電源網(wǎng)絡(luò)的Delta-I 噪聲

  當(dāng)信號(hào)從低電平切換到高電平,上拉驅(qū)動(dòng)器打開(kāi)同時(shí)下拉驅(qū)動(dòng)器關(guān)斷。電流從Vccio 開(kāi)始流通,電流環(huán)路是從電源到器件芯片的供電回路。由于電源網(wǎng)絡(luò)的電感特性,會(huì)遏制電流立刻到達(dá)器件芯片。因此在Vccio 上會(huì)有一定的壓降。這就是電源網(wǎng)絡(luò)的Delta-I噪聲。

  電源網(wǎng)絡(luò)的Delta-I 噪聲可以表示為:

Δv = L dI/dt

  其中,L為封裝和PCB上的串行電感。dI/dt是當(dāng)電平翻轉(zhuǎn)時(shí)的電流。

  2.互感性的信號(hào)串繞

  這里所說(shuō)的串繞,主要是指發(fā)生在芯片封裝上和在器件的引出過(guò)孔區(qū)域的互感性的串繞。

  在器件的封裝和器件的引出過(guò)孔區(qū)域,器件的所有輸入輸出管腳以平行的緊耦合的形式在這個(gè)小區(qū)域內(nèi)存在。

  每個(gè)輸出管腳的焊球,相應(yīng)的PCB 過(guò)孔以及附近的電源或者地的管腳會(huì)形成一個(gè)回路。而多個(gè)相鄰的輸出管腳會(huì)共用一個(gè)電源或者地的回路。它們不可避免的會(huì)發(fā)生互感性的串繞。當(dāng)多個(gè)輸出管腳同時(shí)翻轉(zhuǎn),會(huì)有瞬態(tài)的電流流過(guò)回路。瞬態(tài)的電流必然會(huì)導(dǎo)致對(duì)相鄰的管腳上產(chǎn)生互感性的串繞。

  互感性的串繞可以表示為:

Δv’ = ΣMiq di/dt

  其中,Miq 是被干擾者與每一個(gè)干擾者之間的互感系數(shù)。dI/dt 是當(dāng)電平翻轉(zhuǎn)時(shí)的電流。

  同步切換噪聲信號(hào)的

  同步切換噪聲是由兩種機(jī)制獨(dú)立并且同時(shí)作用,我們也可以從同步切換噪聲信號(hào)中出來(lái)。

  我們以一個(gè)上升沿時(shí)間為T(mén)r,周期為T(mén) 的時(shí)鐘信號(hào)作為參考。把這樣的時(shí)鐘信號(hào)通過(guò)傅利葉變換到頻域空間,得到它的頻譜。它的頻譜,0.35/Tr 是信號(hào)的膝頻率點(diǎn)。頻率低于膝頻率點(diǎn)的信號(hào)能量以20dB 的速度衰減,而頻率高于膝頻率點(diǎn)的信號(hào)能量以40dB 的速度急劇衰減。

一個(gè)上升沿時(shí)間為T(mén)r,周期為T(mén) 的時(shí)鐘信號(hào)

  對(duì)于同步切換噪聲的信號(hào),我們可以通過(guò)示波器得到相應(yīng)的波形,相應(yīng)的變換到頻域空間。我們可以看到同步切換噪聲信號(hào)的頻譜上有兩個(gè)能量峰,其中一個(gè)位于頻率較低的部分,另外一個(gè)位于頻率較高的部分。

示波器得到相應(yīng)的波形

  回顧同步信號(hào)切換噪聲的發(fā)生機(jī)制,頻率較低的部分是由電源網(wǎng)絡(luò)的Delta-I 噪聲引起的。而頻率較高的部分是由互感性的信號(hào)串繞引起的。通常來(lái)說(shuō),電源網(wǎng)絡(luò)的Delta-I 噪聲的頻率位于200Mhz 附近,這個(gè)取決于電源網(wǎng)絡(luò)的阻抗特性。

  互感性的信號(hào)串繞的頻率較高,一般說(shuō)來(lái),位于1Ghz 以上的頻率,取決于傳輸線的長(zhǎng)度和特征參數(shù)。

  所以基于以上的分析考慮,對(duì)于同步切換噪聲的測(cè)試要求是需要3Ghz 帶寬以上的實(shí)時(shí)示波器。

  關(guān)鍵因素的分析

  1.PCB 的引出過(guò)孔區(qū)域

  PCB 的引出過(guò)孔區(qū)域包括封裝的焊球,PCB 上的過(guò)孔。在這個(gè)區(qū)域內(nèi)對(duì)同步切換噪聲的兩個(gè)機(jī)制都有主要的作用。有兩個(gè)因素值得注意:封裝的焊球,PCB 上的過(guò)孔是引入串行電感的主要因素。有大量的輸入輸出信號(hào)平行的位于這個(gè)狹小的區(qū)域也是串繞發(fā)生的區(qū)域。

PCB 的引出過(guò)孔區(qū)域


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉