FPGA上同步開(kāi)關(guān)噪聲的分析與解決方法介紹

　　一般來(lái)說(shuō)，建議電源層和地層位于接近器件的位置，這樣可以有效的減少引出過(guò)孔區(qū)域?qū)﹄娫春偷氐拇须姼械呢暙I(xiàn)。

　　2. 信號(hào)對(duì)電源和地的比率

　　如果過(guò)多的信號(hào)共享一個(gè)返回通路，隨著信號(hào)對(duì)電源和地的比率的減少，可以有效的減少互感性的串繞。

　　3. 封裝和芯片中的去耦電容

　　下圖顯示了電源網(wǎng)絡(luò)的頻域特性在不同電容作用下的仿真結(jié)果。初始的頻域仿真可以看到電源網(wǎng)絡(luò)阻抗在230Mhz 的頻點(diǎn)附近達(dá)到最大值。隨后的仿真顯示了ODC（On DieCapacitance）和OPD（On Package Decoupling）的效果。其中OPD 作用在低頻的范圍，ODC 作用在較高頻的范圍。

　　時(shí)域仿真顯示芯片內(nèi)部電源的提高，這個(gè)結(jié)果也是符合實(shí)測(cè)的結(jié)果。

　　3. 封裝和芯片中的去耦電容

　　下圖顯示了電源網(wǎng)絡(luò)的頻域特性在不同電容作用下的仿真結(jié)果。初始的頻域仿真可以看到電源網(wǎng)絡(luò)阻抗在230Mhz 的頻點(diǎn)附近達(dá)到最大值。隨后的仿真顯示了ODC（On DieCapacitance）和OPD（On Package Decoupling）的效果。其中OPD 作用在低頻的范圍，ODC 作用在較高頻的范圍。

　　時(shí)域仿真顯示芯片內(nèi)部電源的提高，這個(gè)結(jié)果也是符合實(shí)測(cè)的結(jié)果。

　　可能的解決方法

　　1．可編程的電流強(qiáng)度

　　可以設(shè)置輸出管腳的驅(qū)動(dòng)電流強(qiáng)度值, 使用較小的電流值,會(huì)相應(yīng)的降低SSN 噪聲。這個(gè)方法要在保證信號(hào)完整性質(zhì)量的情況的條件下使用。

　　2．可編程的信號(hào)斜率

　　Stratix IV的輸出驅(qū)動(dòng)可以可編程的輸出斜率控制，這樣可以配置低的噪聲或者高速的性能。更快的斜率提供高速的翻轉(zhuǎn)滿足高性能的系統(tǒng)要求。慢的斜率有助于減少系統(tǒng)噪聲，但是增加了一定的上升沿和下降沿的延遲。每一個(gè)輸出管腳都有獨(dú)立的邊沿控制允許針對(duì)每一個(gè)輸出定制斜率。

　　3. 可編程輸出延遲

　　Stratix IV 器件在每一個(gè)單端輸出驅(qū)動(dòng)器也支持輸出延遲。輸出延遲鏈獨(dú)立的控制每一個(gè)輸出驅(qū)動(dòng)器的上升沿和下降沿延遲?？梢詫⑼粋€(gè)時(shí)鐘沿翻轉(zhuǎn)的管腳分成幾組不同的延遲輸出，有助于減少同步切換噪聲。這個(gè)方法是在使用時(shí)序的余量來(lái)優(yōu)化噪聲。

　　4．合理的端接

　　合理的端接有利于減少反射，從而減少串?dāng)_的影響。Stratix IV器件的動(dòng)態(tài)串行和并行端接可以提供阻抗匹配和端接能力。片內(nèi)端接提供了比片外端接更好的信號(hào)質(zhì)量，減少了寄生參數(shù)，同時(shí)減少板的面積也降低了成本。

　　5．軟地和軟電源

　　另外,未用的輸入輸出管腳散布在翻轉(zhuǎn)的管腳之間,未用的管腳的狀態(tài)會(huì)影響整體的SSN性能。把這些未用的管腳在單板上連接到平面或者電源平面有助于減少SSN 噪聲。這種未用管腳的設(shè)計(jì)一般稱為軟地。