現(xiàn)場(chǎng)可編程門(mén)陣列的供電原理介紹

作者：時(shí)間：2012-01-16 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

該器件可用于多個(gè)終端市場(chǎng)，例如通信基礎(chǔ)設(shè)施、工業(yè)和儀器儀表、醫(yī)療保健以及高端消費(fèi)電子市場(chǎng)。在這些終端市場(chǎng)的主要應(yīng)用是分布式電源系統(tǒng)中的負(fù)載點(diǎn)穩(wěn)壓器。

雖然DC-DC穩(wěn)壓器的功效遠(yuǎn)高于LDO，但通常認(rèn)為其噪聲太高，無(wú)法在不顯著降低其它參數(shù)性能的情況下，直接為高性能模數(shù)轉(zhuǎn)換器供電。模數(shù)轉(zhuǎn)換器的噪聲至少有兩個(gè)來(lái)源：通過(guò)電源紋波直接耦合至轉(zhuǎn)換器中的噪聲，以及磁耦合效益引起的噪聲。

圖5所示為一種實(shí)驗(yàn)室設(shè)置，針對(duì)采用低噪聲LDO供電和采用開(kāi)關(guān)穩(wěn)壓器ADP2114供電兩種情況，比較一個(gè)16位、125MSPS模數(shù)轉(zhuǎn)換器的性能。評(píng)估所用的AD9268可實(shí)現(xiàn)非常低的噪聲，信噪比(SNR)為78dB。DC-DC轉(zhuǎn)換器貢獻(xiàn)的額外噪聲或雜散成分很容易反映在該模數(shù)轉(zhuǎn)換器的輸出頻譜中，因此-152dBm/Hz的低本底噪聲使它非常適合評(píng)估開(kāi)關(guān)電源。

圖5 開(kāi)關(guān)電源供電測(cè)試

我們將ADP2114與低噪聲LDO穩(wěn)壓器進(jìn)行比較。高性能、16位、125MSPS AD轉(zhuǎn)換器AD9268的評(píng)估結(jié)果表明：采用開(kāi)關(guān)穩(wěn)壓器ADP2114供電與采用低噪聲LDO穩(wěn)壓器供電相比，性能未受影響。

因此，ADP2114可以為用戶(hù)提供可配置能力、多樣化功能和靈活性，并且具有低噪聲特性和高轉(zhuǎn)換效率。同時(shí)能夠滿(mǎn)足各種客戶(hù)負(fù)載點(diǎn)電源要求，性?xún)r(jià)比高，是FPGA、ASIC、DSP和微處理器供電的理想選擇。ADI公司提供網(wǎng)絡(luò)工具可方便設(shè)計(jì)導(dǎo)入，同時(shí)提供評(píng)估板，有助于實(shí)現(xiàn)快速導(dǎo)入。

更多詳細(xì)內(nèi)容，敬請(qǐng)登陸中電網(wǎng)在線(xiàn)座談網(wǎng)址：http://seminar.eccn.com

問(wèn)答選編

問(wèn)：印刷電路板中大電流供電，除加寬導(dǎo)電銅箔外，是否需要進(jìn)一步采取鍍錫等措施？

答：加鍍錫一定程度上可以加大散熱面積，但是效果不一定特別明顯，最好還是加寬加厚導(dǎo)電銅箔。

問(wèn)：在供電時(shí)，如果沒(méi)考慮上電順序，對(duì)整個(gè)系統(tǒng)的運(yùn)行會(huì)有什么影響？

答：這個(gè)問(wèn)題要針對(duì)系統(tǒng)的各個(gè)功能模塊對(duì)上電的要求，如果系統(tǒng)中的某些電路對(duì)上電有嚴(yán)格的順序，沒(méi)有考慮到的話(huà)，很可能導(dǎo)致系統(tǒng)不工作。

問(wèn)：電源紋波對(duì)FPGA性能有何影響？

答：工作時(shí)期的電源紋波要求、供電系統(tǒng)的壓降、電源通路的等效阻抗設(shè)計(jì)等參數(shù)都是用戶(hù)要特別留意的。建議在做大設(shè)計(jì)的時(shí)候一定要做電源完整性仿真，且要嚴(yán)格滿(mǎn)足設(shè)計(jì)約束。

問(wèn)：在IPTV系統(tǒng)中的FPGA供電電源有什么要求嗎？

答：IPTV系統(tǒng)中FPGA的電源需求比較復(fù)雜，多達(dá)三種供電要求：內(nèi)核電壓、I/O電壓和輔助電壓。為了實(shí)現(xiàn)可靠的系統(tǒng)性，必須對(duì)這些排序，需要用電壓管理芯片。

問(wèn)：I/O是否可以承受5V電壓？

答：這個(gè)取決于I/O的供電電壓。如果數(shù)字部分是5V供電，那么就可以。

問(wèn)：ADP2118的輸出電感和電容如何選擇？它和負(fù)載電流、緩升時(shí)間有多大關(guān)系?

答：ADP2118為內(nèi)部補(bǔ)償器件，因此對(duì)輸出電感電容有一定的限制，輸出電容一般不能小于47uF，輸出電感建議為0.8~3.3uH（針對(duì)頻率設(shè)置為1.4MHz）、1.5~3.3uH（針對(duì)頻率設(shè)置為700kHz）。輸出電感電容的選擇和負(fù)載電流、軟啟動(dòng)時(shí)間并無(wú)太大關(guān)系。

問(wèn)：ADP2114的PWM頻率是多大？都有什么封裝形式的？

答：有三種頻率可以選擇：300kH、600kHz、1.2MHz。封裝只有一種，即LFCSP，CP-32-2。

問(wèn)：ADP2114強(qiáng)制PWM工作是如何降低EMI的？

答：ADP2114強(qiáng)制PWM工作時(shí)，將使芯片在整個(gè)負(fù)載范圍內(nèi)始終工作在同一個(gè)恒定頻率，因此相比較PFM/PWM自動(dòng)模式（開(kāi)關(guān)頻率會(huì)在輕載時(shí)自動(dòng)變化）來(lái)說(shuō)，PWM工作能夠降低系統(tǒng)EMI以及系統(tǒng)噪聲。

問(wèn)：FPGA電源的斜升時(shí)間（ramp-time）有哪些要求？

答：為確保供電，核心電壓VCCINT校正時(shí)間必須在一定范圍內(nèi)。對(duì)于一些FPGA，過(guò)大的校正時(shí)間會(huì)產(chǎn)生更長(zhǎng)時(shí)間的供電電流，由于在變壓器啟動(dòng)treashold中VCCINT需要更長(zhǎng)時(shí)間。開(kāi)啟校正時(shí)間長(zhǎng)會(huì)引起熱壓力，如果電源向FPGA提供大電流。一些DC/DC變壓器提供可調(diào)節(jié)軟啟動(dòng)，允許通過(guò)一個(gè)外部電容器控制校正時(shí)間。校正時(shí)間取決于FPGA制造商，典型取值為50ms~100ms。

問(wèn)：FPGA供電電源的電壓功耗如何估計(jì)？電源功耗取決于哪些因素？

答：可以根據(jù)公式：Pd=(Vin-Vout)(IL)+(VIn)(Iground)，其中IL是負(fù)載電流，根據(jù)公式可以看出與輸入、輸出電壓、負(fù)載電流、對(duì)地電流有關(guān)。

問(wèn)：電路如何設(shè)計(jì)才能得到低紋波、低EMI、低噪聲電源？

答：首先選擇的電源應(yīng)該是低紋波、低噪聲的電源，其次就是布局布線(xiàn)要參考芯片資料給出的建議。