新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于DSP的SOPC技術(shù)設(shè)計

基于DSP的SOPC技術(shù)設(shè)計

作者: 時間:2011-09-28 來源:網(wǎng)絡 收藏

結(jié)合Altera公司推出的Nios II嵌入式軟核處理器,提出一種具有常規(guī)處理器功能的NiosII系統(tǒng)解決方案;利用NiosII可自定叉指令的特點。

本文引用地址:http://butianyuan.cn/article/150152.htm

  通過Matlab和 Builder或直接用VHDL并生成復數(shù)乘法器、整數(shù)乘法器和浮點乘法器等硬件模塊,將它們定制為相應的指令,從而將軟件的靈活性和硬件的高速性結(jié)合起來,較好地解決了傳統(tǒng)處理器所面臨的速度問題、硬件結(jié)構(gòu)不可重構(gòu)性問題、開發(fā)升級周期長和不可移植性等問題。

  隨著微電子和計算機工具軟件的發(fā)展,可編程片上系統(tǒng)理念和方法成為了一種趨勢。為了解決傳統(tǒng)DSP處理器所面臨的速度問題、硬件結(jié)構(gòu)不可重構(gòu)性問題、開發(fā)升級周期長和不可移植性等問題,我們應用Altera公司推出的Nios II嵌入式軟核處理器,提出了一種具有常規(guī)
DSP處理器功能的Nios II系統(tǒng)解決方案。

  由于可編輯的Nios II核含有許多可配置的接口模塊核,因此用戶可根據(jù)設(shè)計要求,利用Quar-tusII和SOPC Builder對NiosII及其外圍系統(tǒng)進行構(gòu)建。而且用戶可通過Matlab和DSP Builder,或直接用VHDL等硬件描述語言設(shè)計,為Nios II嵌入式處理器設(shè)計各類硬件模塊,并以指令的形式加入Nios II的指令系統(tǒng),從而成為Nios II系統(tǒng)的一個接口設(shè)備,與整個片內(nèi)嵌入式系統(tǒng)融為一體,而不是直接下載到FPGA中生成龐大的硬件系統(tǒng)。正是Nios II所具有的這些重要特點,使得可重構(gòu)單片DSP處理器功能系統(tǒng)的設(shè)計成為可能。

  1 系統(tǒng)結(jié)構(gòu)

  本系統(tǒng)為單片DSP可重構(gòu)系統(tǒng),能實現(xiàn)數(shù)字信號處理方面各種功能。其中,Nios II軟核處理器的建立,主要起人機交互和控制作用。FPGA的邏輯模塊從Nios II處理器接收控制信號和數(shù)據(jù)后,實現(xiàn)相應的硬件功能。系統(tǒng)結(jié)構(gòu)框圖如圖l所示。除了軟核處理器Nios II外,存儲器和I/O接口以及FIR數(shù)字濾波器、IIR數(shù)字濾波器和DDS等應用模塊均可作為外設(shè)嵌入在FPGA中。這樣,整個DSP的數(shù)字信號處理部分全部集成在FPGA器件中,各模塊均受Nios II處理器的控制。Nios II處理器系統(tǒng)中有Avalon總線,它規(guī)定了控制器與從屬模塊間的端口連接以及模塊閫通信的時序。數(shù)字頻率合成器DDS通過Avalon總線與Nios II處理器相連,能很方便地完成控制及數(shù)據(jù)傳送。

  本系統(tǒng)的FPGA采用Cyclone EPICl2,它有12 060個邏輯單元(LE)和2個鎖相環(huán)(PLLs),提供6個輸出和層次時鐘結(jié)構(gòu)以及復雜設(shè)計的時鐘管理電路。選用超高速10位D/A轉(zhuǎn)換器565l實現(xiàn)D/A轉(zhuǎn)換功能,轉(zhuǎn)換速率最高為150 MHz。整個系統(tǒng)在Nios II處理器的控制下,可實現(xiàn)FIR數(shù)字濾波、IIR數(shù)字濾波、快速傅里葉變換(FFT)算法、編/解碼、DDS功能模塊設(shè)計,以及由它構(gòu)成的數(shù)控頻率調(diào)制、正交載波調(diào)制解調(diào)、數(shù)控相位調(diào)制等功能的信號發(fā)生器。

  系統(tǒng)中各功能模塊的選擇,以及輸出信號調(diào)制方式和頻率的選擇,均可通過外接的按鍵自由選擇。下面構(gòu)建一個具有常規(guī)DSP處理器功能的Nios II系統(tǒng)。

  2 Nios II嵌入式系統(tǒng)設(shè)計流程

  NiosII嵌入式處理器是Altera公司推出的一種專門為單芯片可編程系統(tǒng)(SOPC)設(shè)計而優(yōu)化的CPU軟核,是一種面向用
戶、可以靈活定村的通用RISC(精簡指令集)嵌入式CPU。它采用Avalon總線結(jié)構(gòu)通信接口,帶有增強的內(nèi)存、調(diào)試和軟件功能,可采用匯編或C、C++等語言進行程序優(yōu)化開發(fā);具有32位指令集、32位數(shù)據(jù)通道和可配置的指令及數(shù)據(jù)緩沖。與普通嵌入式CPU系統(tǒng)的特性不同,其外設(shè)可以靈活選擇或增刪,可以自定制用戶邏輯為外設(shè),可以允許用戶定制自己的指令集。由硬件模塊構(gòu)成的自定制指令可通過硬件算法操作來完成復雜的軟件處理任務,也能訪問存儲器或Nios II系統(tǒng)外的接口邏輯。設(shè)計者可以使用Nios II加上外部的Flash、SRAM等,在FPGA上構(gòu)建一個嵌入式處理器系統(tǒng)。

  完整的Nios II的SOPC系統(tǒng)是一個軟硬件復合的系統(tǒng),因此在設(shè)計時可分為硬件和軟件兩部分。Nios II的硬件設(shè)計是為了定制合適的CPU和外設(shè),在SOPCBuider和Quartus II中完成。在這里,可以靈活定制NiosII CPU的許多特性甚至指令;可以使用Altera公司提供的大量IP核來加快開發(fā)Ntos II外設(shè)的速度,提高外設(shè)性能;也可使用第三方的IP核,或VHDL自己來定制外設(shè)。完成Nios II的硬件開發(fā)后,SOPC Buider可自動生成與自定義的Nios II CPU和外設(shè)系統(tǒng)、存儲器、外設(shè)地址映射等相對應的軟件開發(fā)包SDK;在生成的SDK基礎(chǔ)上,進入軟件開發(fā)流程??墒褂脜R編或C語言,甚至C++語言來進行嵌入式程序設(shè)計,使用GNU工具或其他第三方工具進行程序的編譯、鏈接及調(diào)試。


上一頁 1 2 下一頁

關(guān)鍵詞: 設(shè)計 技術(shù) SOPC DSP 基于

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉