基于FPGA和DSP的雷達模目信號設計

可見系統(tǒng)正確模擬了目標回波，達到了預期效果。
系統(tǒng)在調試初始，由于產(chǎn)生多波束數(shù)據(jù)，發(fā)現(xiàn)在一個FR時間內(nèi)DSP計算不過來，經(jīng)分析，發(fā)現(xiàn)算法沒優(yōu)化，原來的算法為：在每一個FR時間內(nèi)，先計算出，再查表得到，這樣每個波束都要計算，屬于重復計算，消耗了時間。對算法進行改進，改進后的算法為：先將每個CPI的波形，即存于DSP內(nèi)存中，當每個CPI脈沖到來時，根據(jù)系統(tǒng)控制字中CPI代碼取出該CPI對應的基本波形，然后乘以，這樣就可以降低運算量，節(jié)省運算時間；另外DSP的主頻不再采用默認值(4倍頻)，而是將其設置為10倍頻(DSP芯片為AD公司的ADSP-TS201)，這樣由于主頻的提高，也加快了運算速度，節(jié)省了運算時間。通過采取這兩條措施以后，DSP就能在一個FR時間內(nèi)產(chǎn)生多波束信號，從而滿足實時性要求。

4 結語
本文介紹了一種雷達模目信號產(chǎn)生方法，該方法能夠通過FPGA和DSP實時產(chǎn)生具有多普勒頻移的多波束雷達目標回波，其意義在于可以為雷達信號處理分系統(tǒng)單獨調試提供數(shù)據(jù)來源，從而不必等待天線陣面的真實數(shù)據(jù)，這樣可以加快科研進度，也方便整機聯(lián)試時查找問題。