新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > PCB技術(shù)印制電路板的可靠性設(shè)計(jì)

PCB技術(shù)印制電路板的可靠性設(shè)計(jì)

作者: 時(shí)間:2011-06-14 來(lái)源:網(wǎng)絡(luò) 收藏

 目前電子器材用于各類(lèi)電子設(shè)備和系統(tǒng)仍然以為主要裝配方式。實(shí)踐證明,即使電路原理圖正確,不當(dāng),也會(huì)對(duì)電子設(shè)備的產(chǎn)生不利影響。例如,如果板兩條細(xì)平行線(xiàn)靠得很近,則會(huì)形成信號(hào)波形的延遲,在傳輸線(xiàn)的終端形成反射噪聲。因此,在印制的時(shí)候,應(yīng)注意采用正確的方法。
 
  一、地線(xiàn)設(shè)計(jì)在電子設(shè)備中,接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用,可解決大部分干擾問(wèn)題。電子設(shè)備中地線(xiàn)結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。在地線(xiàn)設(shè)計(jì)中應(yīng)注意以下幾點(diǎn):1.正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中,信號(hào)的工作頻率小于1MHz,它的布線(xiàn)和器件間的電感影響較小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí),地線(xiàn)阻抗變得很大,此時(shí)應(yīng)盡量降低地線(xiàn)阻抗,應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1~10MHz時(shí),如果采用一點(diǎn)接地,其地線(xiàn)長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地法。
 
  2.將數(shù)字電路與模擬電路分開(kāi)電路板上既有高速邏輯電路,又有線(xiàn)性電路,應(yīng)使它們盡量分開(kāi),而兩者的地線(xiàn)不要相混,分別與電源端地線(xiàn)相連。要盡量加大線(xiàn)性電路的接地面積。
 
  3.盡量加粗接地線(xiàn)若接地線(xiàn)很細(xì),接地電位則隨電流的變化而變化,致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn),抗噪聲性能變壞。因此應(yīng)將接地線(xiàn)盡量加粗,使它能通過(guò)三位于印制電路板的允許電流。如有可能,接地線(xiàn)的寬度應(yīng)大于3mm. 4.將接地線(xiàn)構(gòu)成閉環(huán)路設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線(xiàn)系統(tǒng)時(shí),將接地線(xiàn)做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于:印制電路板上有很多集成電路元件,尤其遇有耗電多的元件時(shí),因受接地線(xiàn)粗細(xì)的限制,會(huì)在地結(jié)上產(chǎn)生較大的電位差,引起抗噪聲能力下降,若將接地結(jié)構(gòu)成環(huán)路,則會(huì)縮小電位差值,提高電子設(shè)備的抗噪聲能力。
 
  二、電磁兼容性設(shè)計(jì)電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來(lái)的干擾,使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作,同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。
 
  1.選擇合理的導(dǎo)線(xiàn)寬度由于瞬變電流在印制線(xiàn)條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線(xiàn)的電感成分造成的,因此應(yīng)盡量減小印制導(dǎo)線(xiàn)的電感量。印制導(dǎo)線(xiàn)的電感量與其長(zhǎng)度成正比,與其寬度成反比,因而短而精的導(dǎo)線(xiàn)對(duì)抑制干擾是有利的。時(shí)鐘引線(xiàn)、行驅(qū)動(dòng)器或總線(xiàn)驅(qū)動(dòng)器的信號(hào)線(xiàn)常常載有大的瞬變電流,印制導(dǎo)線(xiàn)要盡可能地短。對(duì)于分立元件電路,印制導(dǎo)線(xiàn)寬度在1.5mm左右時(shí),即可完全滿(mǎn)足要求;對(duì)于集成電路,印制導(dǎo)線(xiàn)寬度可在0.2~1.0mm之間選擇。
 
  2.采用正確的布線(xiàn)策略采用平等走線(xiàn)可以減少導(dǎo)線(xiàn)電感,但導(dǎo)線(xiàn)之間的互感和分布電容增加,如果布局允許,最好采用井字形網(wǎng)狀布線(xiàn)結(jié)構(gòu),具體做法是印制板的一面橫向布線(xiàn),另一面縱向布線(xiàn),然后在交叉孔處用金屬化孔相連。
 
  為了抑制印制板導(dǎo)線(xiàn)之間的串?dāng)_,在設(shè)計(jì)布線(xiàn)時(shí)應(yīng)盡量避免長(zhǎng)距離的平等走線(xiàn),盡可能拉開(kāi)線(xiàn)與線(xiàn)之間的距離,信號(hào)線(xiàn)與地線(xiàn)及電源線(xiàn)盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線(xiàn)之間設(shè)置一根接地的印制線(xiàn),可以有效地抑制串?dāng)_。
為了避免高頻信號(hào)通過(guò)印制導(dǎo)線(xiàn)時(shí)產(chǎn)生的電磁輻射,在印制電路板布線(xiàn)時(shí),還應(yīng)注意以下幾點(diǎn):●盡量減少印制導(dǎo)線(xiàn)的不連續(xù)性,例如導(dǎo)線(xiàn)寬度不要突變,導(dǎo)線(xiàn)的拐角應(yīng)大于90度禁止環(huán)狀走線(xiàn)等。
 
  ●時(shí)鐘信號(hào)引線(xiàn)最容易產(chǎn)生電磁輻射干擾,走線(xiàn)時(shí)應(yīng)與地線(xiàn)回路相靠近,驅(qū)動(dòng)器應(yīng)緊挨著連接器。
 
  ●總線(xiàn)驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線(xiàn)。對(duì)于那些離開(kāi)印制電路板的引線(xiàn),驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。
 
  ●數(shù)據(jù)總線(xiàn)的布線(xiàn)應(yīng)每?jī)筛盘?hào)線(xiàn)之間夾一根信號(hào)地線(xiàn)。最好是緊緊挨著最不重要的地址引線(xiàn)放置地回路,因?yàn)楹笳叱]d有高頻電流。
 
  ●在印制板布置高速、中速和低速邏輯電路時(shí),應(yīng)按照?qǐng)D1的方式排列器件3.抑制反射干擾為了抑制出現(xiàn)在印制線(xiàn)條終端的反射干擾,除了特殊需要之外,應(yīng)盡可能縮短印制線(xiàn)的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配,即在傳輸線(xiàn)的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn),對(duì)一般速度較快的TTL電路,其印制線(xiàn)條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來(lái)決定。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉