新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 高速數(shù)據(jù)采集系統(tǒng)中精確時標的CPLD實現(xiàn)方法

高速數(shù)據(jù)采集系統(tǒng)中精確時標的CPLD實現(xiàn)方法

作者： 時間：2011-04-06 來源：網(wǎng)絡 收藏


其仿真結果如圖2所示。

本文引用地址：http://butianyuan.cn/article/150888.htm


4 結論
本文對高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時間標簽的方法進行了詳細地敘述和仿真，得出如下結論：
(a) 假設高速AD轉換器件的轉換頻率為5MHz，則本系統(tǒng)能為存入靜態(tài)RAM中的轉換數(shù)據(jù)貼上精度為0.2μs的時間標簽。
(b) 通過復雜可編程邏輯器件(CPLD)間接地實現(xiàn)了“低速”的單片機系統(tǒng)對高速數(shù)據(jù)采集系統(tǒng)的實時監(jiān)視。
上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉