Niosll和USB接口的高速數(shù)據(jù)采集卡設(shè)計(jì)

　引 言

　　隨著現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號(hào)測(cè)量、圖像信號(hào)處理等一些高速、高精度的測(cè)量中，都迫切需要進(jìn)行高速數(shù)據(jù)采集(如雷達(dá)信號(hào)分析、超音波信號(hào)分析)；而進(jìn)行數(shù)字處理的先決條件是將所研究的對(duì)象數(shù)字化，因此數(shù)據(jù)采集與處理技術(shù)日益得到重視。在圖像信號(hào)處理、瞬態(tài)信號(hào)檢測(cè)、工業(yè)過(guò)程檢測(cè)和監(jiān)控等領(lǐng)域，更是要求高速度、高精度、高實(shí)時(shí)性的數(shù)據(jù)采集與處理技術(shù)?，F(xiàn)在的高速數(shù)據(jù)采集處理卡一般采用高性能數(shù)字信號(hào)處理器(DSP)和高速總線技術(shù)的框架結(jié)構(gòu)。DSP用于完成計(jì)算量巨大的實(shí)時(shí)處理算法，高速總線技術(shù)則完成處理結(jié)果或者采樣數(shù)據(jù)的快速傳輸。DSP主要采用TI和ADI公司的產(chǎn)品，高速總線可以采用ISA、PCI、USB等總線技術(shù)。其中PCI卡或ISA卡安裝麻煩，價(jià)格昂貴，受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源的限制，可擴(kuò)展性差，在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)，無(wú)法專門對(duì)其做電磁屏蔽，易導(dǎo)致采集的數(shù)據(jù)失真。通用串行總線USB是為解決傳統(tǒng)總線不足而推廣的一種新型的通信標(biāo)準(zhǔn)。該總線接口具有安裝方便、高帶寬、易于擴(kuò)展等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)發(fā)展趨勢(shì)?；?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/USB">USB的高速數(shù)據(jù)采集卡充分利用USB總線的上述優(yōu)點(diǎn)，有效地克服了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。

　　1 系統(tǒng)硬件設(shè)計(jì)

　　本系統(tǒng)主要是基于USB2．O的S1ave FIFO模式，在FPGA控制下完成雙通道、不同速率的數(shù)據(jù)的采集和發(fā)送，全兼容USB2．O總線接口標(biāo)準(zhǔn)，其數(shù)據(jù)的采樣率可高達(dá)65 Msps；適用于較高速動(dòng)態(tài)信號(hào)的實(shí)時(shí)記錄采集，其硬件系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

　　該系統(tǒng)主要由信號(hào)調(diào)理模塊、A／D轉(zhuǎn)換模塊、觸發(fā)模塊、基于FPGA的主控模塊、USB收發(fā)控制模塊、片外存儲(chǔ)器及其他輔助電路組成。調(diào)理電路與A／D轉(zhuǎn)換器，將傳感器采集的模擬信號(hào)進(jìn)行相關(guān)的信號(hào)調(diào)理后送入AD9244芯片轉(zhuǎn)換為數(shù)字信號(hào)。處理后的數(shù)據(jù)送往FPGA主控模塊，根據(jù)相關(guān)的控制信息，選擇通過(guò)直接傳輸給上位機(jī)，或者先存儲(chǔ)在外部SDRAM，然后經(jīng)過(guò)相關(guān)的數(shù)字處理后再傳輸給上位機(jī)。

　　2 系統(tǒng)模塊介紹

　　2．1 USB2．0專用微處理器CY7C68013A

　　CY7C68013A是Cypress Semiconductor公司生產(chǎn)的一款集成USB2．O的微處理器。它有3種封裝形式——56SSOP、100TQFP和128TQFP，其結(jié)構(gòu)框圖如圖2所示。

　　CY7C68013集成了USB2．O收發(fā)器、SIE、增強(qiáng)的8051微控制器和可編程的外圍接口部件。其SIE可在全速(12 Mb／s)和高速(480 Mb／s)兩種模式下運(yùn)行，同樣可以使用內(nèi)部RAM來(lái)進(jìn)行程序和數(shù)據(jù)的存儲(chǔ)。GPIF和Master／Slave端口FIFO為ATA、UTOHA、EPP、PCM—CIA和DSP等提供了簡(jiǎn)單和無(wú)需附加邏輯的連接接口。其編程可以根據(jù)設(shè)計(jì)的需要進(jìn)行，不需要CPU的干預(yù)，只需通過(guò)CPU的一些標(biāo)志和中斷即可進(jìn)行通信。CY7C68013共有7個(gè)輸入輸出端口：EP0、EPlOUT、EPlIN、EP2、EP4、EP6、EP8，其中EP2、EP4、EP6、EP8可以分別被配置為批量／中斷／同步傳輸模式，傳輸方向均可配置為I／O，端口EP2、EP6的緩沖區(qū)大小可編程為512或1 024字節(jié)，深度可編程為2／3／4倍大?。欢丝贓P4、EP8的緩沖區(qū)大小固定為512字節(jié)，深度為2倍，采用不同的配置方式，可實(shí)現(xiàn)特定帶寬和速率要求的數(shù)據(jù)傳輸。