Niosll和USB接口的高速數(shù)據(jù)采集卡設計

　　自定制的Avalon外設按照對總線操作的方式可分為：Avalon Slave外設和Avalon Streaming Slave(流模式)外設。在SOPC Builder圖形設計界面下添加需要的內核。通過自動分配系統(tǒng)基地址和系統(tǒng)中斷向量，手動分配CPU復位地址為外設Flash、CPU溢出地址為片上RAM和CPU調試斷點地址為JTAG調試地址，就可由系統(tǒng)報告得知系統(tǒng)是否定制成功，如圖5所示。

2．3 ADC芯片及外圍電路設計

　　ADC外圍電路框圖如圖6所示。

　　信號調理部分選用高精度、低噪聲、低輸入偏置電流、寬帶運算場效應放大器AD8ll進行信號的放大。模擬信號處理是影響系統(tǒng)性能的重要因素之一，設計時必須考慮兩個方面：一是要保證信號質量，提高信噪比，盡量減少畸變；二是將信號變換成適合A／D處理的幅度并提供足夠的驅動能力。這里選用ADI公司的寬帶運放AD811為放大器。AD8ll是一種電流反饋型的放大器，它具有10 MHz的低失真和單位增益帶寬很寬的特點，使AD81l成為理想的高分辨率ADC緩沖器。之后針對信號進行檔速變換。檔速變換選用ADG系列產品。本設計選用的是一款四路獨立選擇的單片CMOS開關芯片，其設計基于增強的lc2mos進程、可以提供低功耗、高轉換速度和低阻抗性，當信號滿足A／D變換的要求后，根據(jù)采集要求將其由單端輸入變換為差分的雙端輸出，芯片選用AD8138。AD8138具有較寬的模擬帶寬(320 MHz，一3dB，增益為1)，可以將單端輸入變成差分輸出。A／D轉換的觸發(fā)則由信號放大芯片AD811采集信號和D／A轉換芯片信號進行比較，當有效時，發(fā)出ADn_TRIG信號，其中D／A轉換芯片的輸入標準信號(數(shù)字輸入端)由FPGA來提供。當ADn_TRIG有效時，F(xiàn)PGA向AD924．4發(fā)出控制命令(DIN、FORMAT、MODE、SCLK、sYNC、FSYNC信號)，啟動A／D轉換。

　　A／D轉換器的精密時鐘由DDS電路AD9859YSV提供。