新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)

基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)

作者: 時間:2010-09-09 來源:網(wǎng)絡(luò) 收藏

摘要:針對中的回波問題,基于自適應(yīng)濾波的LMS算法,設(shè)計了自適應(yīng)。并基于利用芯片,在Builder平臺上,有效結(jié)合MatLab/Simulink和Quanus II設(shè)計工具,根據(jù)模塊化設(shè)計思想實現(xiàn)了LMS算法自適應(yīng)硬件電路設(shè)計。軟件仿真和系統(tǒng)硬件實測結(jié)果表明,該設(shè)計方法使硬件實現(xiàn)更加簡便快捷。
關(guān)鍵詞:Builder;回波抵消器;FPGA

本文引用地址:http://butianyuan.cn/article/151576.htm

在數(shù)字、衛(wèi)星等系統(tǒng)中,不同程度的存在回波現(xiàn)象,影響了通信質(zhì)量。為了消除回波可以采用回波抵消器,它能估計回波路徑的特征參數(shù),以產(chǎn)生一個估計的回波信號,然后從接收信號中減去該信號,以實現(xiàn)回波抵消。而一般采用自適應(yīng)濾波器模擬回波路徑,可以跟蹤回波路徑的變化。
Builder是Ahera公司推出的面向DSP開發(fā)的系統(tǒng)級工具,它作為Matlab的一個Simulink工具箱出現(xiàn),使得用FPGA設(shè)計的DSP系統(tǒng)完全可以通過圖形化界面進行設(shè)計和仿真。
文中介紹以DSP Builder為平臺完成自適應(yīng)回波抵消器的FPGA電路設(shè)計,用FPGA驗證設(shè)計電路的正確性和可靠性。

1 自適應(yīng)回波抵消器原理
自適應(yīng)回波抵消結(jié)構(gòu)框圖,如圖1所示。

7a.jpg


圖1中s(n)表示B信號;x’(n)表示A信號產(chǎn)生的回波;v(n)為近端環(huán)境噪聲;y’(n)是濾波器模擬的回波信號;e(n)是殘留回波信號或誤差信號。信號d(n)由B信號s(n)和回波x’(n)及噪聲組成,即d(n)=x’(n)+s(n)+v(n)。假定模擬回波信號估計為
7c.jpg
式中,ωk(n)為自適應(yīng)濾波器的時變系數(shù),從信號d(n)中減去模擬回波y’(n)信號后的殘留回波信號或誤差信號為
7b.jpg

7e.jpg
當自適應(yīng)濾波器的單位脈沖響應(yīng)能很好地模擬回波通道的傳遞函數(shù)時,可以認為時,從而有e(n)=s(n)+v(n),這樣傳向遠端的信號中不包括回波信號x’(n),即回波被抵消。
其中,回波抵消器的主要部分自適應(yīng)濾波器所用算法選擇LMS算法,其迭代公式為
7f.jpg

式中,X(n) =[X(n),X(n-1),X(n-2),…,X(n-M+1)]T表示時刻n時的輸入信號矢量,由最近M個信號采樣值構(gòu)成,W(n)=[W0(n),Wl(n),…,WM-1(n)]T表示n時刻自適應(yīng)濾波器的系數(shù)矢量估值,μ是控制穩(wěn)定性和收斂速度的步長參量。


上一頁 1 2 3 下一頁

關(guān)鍵詞: 通信 DSP 回波抵消器 FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉