新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 采用DSP芯片的MELP聲碼器的算法設(shè)計(jì)方案

采用DSP芯片的MELP聲碼器的算法設(shè)計(jì)方案

作者: 時(shí)間:2010-03-15 來源:網(wǎng)絡(luò) 收藏

摘要:論文對(duì)編解碼的原理進(jìn)行了簡要分析,討論了如何在定點(diǎn)MS320VC5416上實(shí)現(xiàn)該,并研究了其關(guān)鍵技術(shù),最后對(duì)測試結(jié)果進(jìn)行了分析。

本文引用地址:http://butianyuan.cn/article/152032.htm

1 引言

1996年3月,美國政府?dāng)?shù)字語音處理協(xié)會(huì)(DDVPC)選擇了2.4kbps混合激勵(lì)線性預(yù)測()語音編碼器作為窄帶保密語音編碼的產(chǎn)品以及各種應(yīng)用的新標(biāo)準(zhǔn)由于具有良好的音質(zhì)、極低的碼率,以及良好的抗誤碼特性,可以應(yīng)用在IP PHONE、移動(dòng)通信、衛(wèi)星通信等領(lǐng)域,尤其在需要大量存儲(chǔ)話音的場合和保密通信等方面,具有很好的發(fā)展前景。

編碼有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方式,軟件實(shí)現(xiàn)靈活性強(qiáng),但處理速度較慢,一般不能滿足實(shí)時(shí)處理的要求。硬件實(shí)現(xiàn)分為專用法和通用法兩種。通用法是基于通用數(shù)字信號(hào)處理器實(shí)現(xiàn)編碼算法的,它具有體積小、功耗低、運(yùn)算速度快等優(yōu)點(diǎn),其靈活性主要表現(xiàn)在軟件易于更改以及對(duì)各種算法的處理和復(fù)雜算法的實(shí)現(xiàn)上,非常適用于語音信號(hào)、視頻信號(hào)等壓縮處理。

MELP算法復(fù)雜度較高,因此實(shí)時(shí)實(shí)現(xiàn)必須借助于高性能的數(shù)字信號(hào)處理。目前國內(nèi)還沒有用于研究聲碼器算法的專用芯片。因此,從功耗和性能多方面考慮,本文通用法實(shí)現(xiàn)MELP聲碼器算法,選擇TI公司的TMS320VC5416 芯片作為主處理器,完成聲碼器的主要功能。

2 MELP編解碼算法

2.1 編碼部分

編碼器基于線性預(yù)測分析合成技術(shù),采樣率為8kHz,以180采樣值(22.5ms)為一幀進(jìn)行編碼,總體框圖見圖1。

輸入的原始語音信號(hào)經(jīng)過隔直濾波(即高通濾波),得到目標(biāo)信號(hào)S(n)。再對(duì)目標(biāo)信號(hào)作以下處理:①低通濾波后用歸一化互相關(guān)法進(jìn)行基音粗估,然后根據(jù)[0Hz,500Hz]子帶信號(hào)圍繞粗估基音估算分?jǐn)?shù)基音;②帶通分析,在5個(gè)子帶計(jì)算話音強(qiáng)度,以決定各子帶的清/濁音判決,其中[0Hz,500Hz]子帶強(qiáng)度用于確定非周期標(biāo)志位;③計(jì)算LPC和尖峰值,用L-D算法提取10個(gè)LP系數(shù),然后乘以帶寬擴(kuò)展系數(shù),使用得到的系數(shù)計(jì)算殘差信號(hào),對(duì)殘差信號(hào)的160個(gè)抽樣計(jì)算尖峰值;④使用截止頻率為1kHz的6階巴特沃茲濾波器低通濾波殘差信號(hào),結(jié)合上一子幀的基音和當(dāng)前子幀的分?jǐn)?shù)基因,搜索出最終基音周期;⑤使用一個(gè)基音自適應(yīng)窗一幀兩次的方法對(duì)增益進(jìn)行量化;⑥LPC分析,并轉(zhuǎn)換成線譜對(duì)LSP參數(shù)量化;⑦將量化后的LSP參數(shù)轉(zhuǎn)換為LPC參數(shù)并進(jìn)行逆濾波操作,殘差信號(hào)補(bǔ)0至512點(diǎn),對(duì)其進(jìn)行512點(diǎn)FFT,利用頻譜峰點(diǎn)檢測算法找到前10次諧波對(duì)應(yīng)的傅立葉系數(shù)輸出。

圖1 MELP編碼器編碼原理圖

2.2 解碼部分

解碼器從信道接收到的數(shù)據(jù)中恢復(fù)出每幀的所有參數(shù),經(jīng)判斷如果此幀是比較安靜的語音幀,則增加對(duì)接觸的兩個(gè)子幀增益進(jìn)行噪聲衰減處理,同時(shí)改變?cè)肼暪烙?jì)的值。所有合成的參數(shù)對(duì)其做基音同步內(nèi)插處理,這些內(nèi)插的參數(shù)包括基音周期、增益、LSF系數(shù)、顫動(dòng)強(qiáng)度、量化的傅立葉幅度、用于產(chǎn)生混合激勵(lì)信號(hào)的周期信號(hào)濾波器的系數(shù)和噪聲濾波器系數(shù)、自適應(yīng)增強(qiáng)濾波器的譜斜度系數(shù)。內(nèi)插完成后,使用被子帶濾波器濾波后的周期信號(hào)和噪聲激勵(lì)信號(hào)相加來產(chǎn)生混合激勵(lì)信號(hào)。然后兩個(gè)激勵(lì)信號(hào)被分別濾波,并相加得到激勵(lì)信號(hào)。合成混合激勵(lì)信號(hào)后,信號(hào)經(jīng)自適應(yīng)譜增強(qiáng)濾波器處理,以改善共振峰的形狀。隨后,激勵(lì)信號(hào)進(jìn)行LPC合成得到合成語音。LPC合成用了一個(gè)直接形式的濾波器,其系數(shù)由插值后的LSP參數(shù)得到,合成的語音信號(hào)經(jīng)增益調(diào)整和脈沖散布濾波后輸出。總體框圖見圖2。

圖2 MELP編碼器解碼原理圖

3 TMS320VC5416簡介

TMS320VC5416的總體系結(jié)構(gòu)圖如圖4所示。其內(nèi)部的高性能CPU擁有算術(shù)邏輯單元ALU、2個(gè)40位累加器ACCA和ACCB、40位桶行移位寄存器、乘累加單元以及尋址單元,算術(shù)邏輯單元包括1個(gè)40位的ALU,1個(gè)比較、選擇和存儲(chǔ)單元(CSSU)和1個(gè)指數(shù)編碼器,具有高度的并行性。本文的TMS320VC5416芯片最大可尋址能力為192K字(包括64K字的程序空間、64K字的數(shù)據(jù)空間和64K字的I/O空間),擴(kuò)展尋址模式下有256K字~8M字的擴(kuò)展地址空間,并擁有一套高效靈活的指令集。其指令周期為6.25ns,執(zhí)行速度最高可以達(dá)到160MIPS,完全可以滿足實(shí)時(shí)處理的要求。

圖4 TMS320VC5416總體系結(jié)構(gòu)圖


上一頁 1 2 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉