基于SRIO協(xié)議的板級(jí)芯片互聯(lián)技術(shù)

所有直接I／O包和DOORBELL包的發(fā)送都由LSU模塊執(zhí)行。直接I／O包內(nèi)包含了數(shù)據(jù)本地DSP地址、目標(biāo)設(shè)備ID及數(shù)據(jù)在目標(biāo)SRIO設(shè)備上需要保存或讀取的地址，DSP通過(guò)配置總線對(duì)發(fā)送端口配置一系列MMRs作為傳輸描述符，在包傳輸之前硬件自動(dòng)把它們加在包頭。啟動(dòng)SRIO傳輸后數(shù)據(jù)自動(dòng)實(shí)現(xiàn)DSP內(nèi)部存儲(chǔ)空間(L2 SRAM)到SRIO發(fā)送端口緩沖區(qū)的DMA數(shù)據(jù)傳輸，處理器參與的僅僅是配置過(guò)程，而真正的數(shù)據(jù)搬移過(guò)程全由DMA完成，并且包信息中包含了接收端口的ID及地址信息，數(shù)據(jù)在接收端口由MAU模塊自動(dòng)DMA到包頭信息指定的地址空間，對(duì)用戶來(lái)說(shuō)是完全透明的。
2．4 C6455的SRIO關(guān)鍵事務(wù)處理
SRIO的邏輯層采用的是包格式來(lái)交換數(shù)據(jù)，所有包的有效載荷最大為256字節(jié)。事務(wù)就是指向SRIO地址空間的加載存儲(chǔ)及DMA的操作，其中最為關(guān)鍵重要的就是NREAD(讀操作)、NWRITE(寫操作)、DOORBELL(門鈴操作)。通過(guò)SRIO包的這幾種事務(wù)處理可以實(shí)現(xiàn)互連器件間的數(shù)據(jù)傳輸。在發(fā)送DSP的SRIO端口和接收DSP的SRIO端口都需要首先進(jìn)行初始化，包括使能端口，配置端口工作模式，設(shè)置和使能PLL模塊，設(shè)置設(shè)備ID及數(shù)據(jù)傳輸速率(注意發(fā)送和接收端口速率要求一致)。在初始化完成后，通過(guò)循環(huán)查詢SRIO端口狀態(tài)寄存器來(lái)判斷鏈路的連接成功與否。一般情況下，鏈路會(huì)很快連接成功，否則前述的初始化配置可能有錯(cuò)。鏈路連接成功后，就可以進(jìn)行讀寫和門鈴操作。在系統(tǒng)測(cè)試中，發(fā)送端DSP通過(guò)寫操作發(fā)送完一幀數(shù)據(jù)，隨即發(fā)送一個(gè)門鈴數(shù)據(jù)包，門鈴數(shù)據(jù)包在接收端DSP上產(chǎn)生一個(gè)系統(tǒng)中斷告知數(shù)據(jù)到達(dá)有效，于是接收端DSP又將一個(gè)門鈴數(shù)據(jù)包發(fā)送回發(fā)送端DSP，同樣產(chǎn)生一個(gè)中斷給發(fā)送端DSP，發(fā)送端DSP收到中斷后又繼續(xù)發(fā)送下一個(gè)數(shù)據(jù)幀，如此循環(huán)往復(fù)實(shí)現(xiàn)高速傳輸數(shù)據(jù)。

3 C6455與Virtex5-LXT的串行接口互聯(lián)
在DSP+FPGA復(fù)合架構(gòu)中，DSP的優(yōu)勢(shì)在于，對(duì)新型及復(fù)雜算法開發(fā)上只需較短的時(shí)間，并能夠快速靈活地移植到新一代DSP處理器上；而FPGA的最大優(yōu)勢(shì)在于，通過(guò)并行處理實(shí)現(xiàn)的效能最大化。因此通過(guò)SRIO實(shí)現(xiàn)DSP和FPGA的互聯(lián)可以達(dá)到兩者的優(yōu)勢(shì)互補(bǔ)。如圖3中，通過(guò)DSP的一個(gè)SRIO端口和一個(gè)Virtex5 LX50T實(shí)現(xiàn)SRIO連接，每一個(gè)FPGA都可以通過(guò)SRIO通道訪問(wèn)SRIO網(wǎng)絡(luò)上的任何資源。用于SRIO的Xilinx端點(diǎn)IP解決方案針對(duì)RapidIO規(guī)范(v1．3)而設(shè)計(jì)，完整的Xilinx端點(diǎn)IP解決方案包括用戶收發(fā)數(shù)據(jù)接口邏輯、傳輸控制及緩存邏輯、SRIO物理層IP，以及SRIO管理配置寄存器實(shí)現(xiàn)邏輯4部分。

結(jié) 語(yǔ)
在多處理器互聯(lián)處理系統(tǒng)實(shí)現(xiàn)方案中，SRIO是最佳的數(shù)據(jù)互聯(lián)方式之一。高帶寬、低延時(shí)、引腳少、DMA傳輸、低軟件復(fù)雜度滿足了飛速發(fā)展的高速實(shí)時(shí)數(shù)據(jù)處理對(duì)性能的要求。C6455間的SRIO高速通信滿足不同應(yīng)用軟件設(shè)計(jì)的靈活性，DSP和FPGA的SRIO通信提高了多處理器系統(tǒng)的計(jì)算能力，通過(guò)SRIO通信方式構(gòu)建的計(jì)算網(wǎng)絡(luò)提供了共享式分布處理，能輕松滿足不同應(yīng)用領(lǐng)域高速發(fā)展的海量數(shù)據(jù)高速處理需求。