基于FPGA的嵌入式串行千兆以太網(wǎng)設(shè)計

摘要：本設(shè)計以Xilinx FPGA為棱心芯片，利用內(nèi)嵌硬核處理器PowerPC、嵌入式操作系統(tǒng)Xilkernel和LwIP協(xié)議功能函數(shù)，完成嵌入式串行千兆以太網(wǎng)系統(tǒng)的設(shè)計。本設(shè)計能夠滿足以太網(wǎng)通信對高速數(shù)據(jù)傳輸?shù)囊?，同時在電路設(shè)計時，具有PCB布線簡單以及信號完整性好等優(yōu)點。
關(guān)鍵詞：千兆以太網(wǎng)；FPGA；SGMII；PowerPCA40

引言
隨著通信技術(shù)的發(fā)展，千兆以太網(wǎng)因在傳輸中具備高帶寬和高速率的特點，成為高速傳輸設(shè)備的首選。基于Xilinx FPGA的嵌入式系統(tǒng)設(shè)計整合了一系列的知識產(chǎn)權(quán)(IP)核使其功能強大，從而使得利用FPGA進行嵌入式串行千兆以太網(wǎng)開發(fā)成為可能。
本設(shè)計使用Xilinx公司65 tim工藝級別的Virtex-5FXT系列芯片，滿足嵌入式系統(tǒng)設(shè)計所應(yīng)具備的高性能、高密度、低功耗和低成本的要求。V5 Hard TEMAC模塊提供了專用的以太網(wǎng)功能，并通過FPGA內(nèi)部高速串行收發(fā)器GTX和Marvell公司的88E1111物理層接口芯片相連，完成串行千兆以太網(wǎng)的接口功能。物理層接口芯片支持MII、GMII、RGMII和SGMII四種以太網(wǎng)接口模式。相對GMII接口而言，SGMII接口的I／O端口數(shù)目少，便于PCB布線，并且數(shù)據(jù)信號以差分對的形式出現(xiàn)，有利于保證信號完整性。
本文將FPGA內(nèi)嵌PowerPC硬核處理器、Xilinx精簡嵌入式操作系統(tǒng)Xilkernel，以及相應(yīng)的外設(shè)IP Core相結(jié)合，完成嵌入式串行千兆以太網(wǎng)的設(shè)計。

1 總體設(shè)計
系統(tǒng)硬件平臺中選用Xilinx公司的Virtex-5 FX70t作為主控芯片，它集成了PowerPCA40處理器模塊和高速RocketIO GTX收發(fā)器。
外部存儲器采用Mcron公司的128M×16位DDRSDRAM芯片MT47H128M16HG-31T，為程序運行提供空間。
在網(wǎng)絡(luò)芯片方面有兩種方案可供選擇，即單物理層芯片方案和物理層加MAC層集成于同一芯片方案?；谝子诳刂品矫娴目紤]，采用Marv ell公司的88E1111單物理層接口芯片作為解決方案，該芯片支持10BASE-T、100BASE-TX和1000BASE-T以太網(wǎng)協(xié)議。本系統(tǒng)硬件由Virtex-5 FX 70t芯片、88E1111 PHY芯片、DDRII芯片、8個撥碼開關(guān)(8DIPS)、8個LED燈和RJ45接口構(gòu)成，其連接框圖如圖1所示。

串行千兆以太網(wǎng)設(shè)計中，需使用FPGA內(nèi)部RoeketIO GTX收發(fā)器完成SGMII鏈路的建立。RoeketIOGTX是集成在Virtex-5 FX70t芯片中靈活的、功能可配置的千兆位級串行收發(fā)器，支持750 Mbps～6．5 Gbps的數(shù)據(jù)傳輸速率，滿足千兆以太網(wǎng)系統(tǒng)設(shè)計中數(shù)據(jù)傳輸速率的要求。本設(shè)計通過在FPGA中例化EMAC硬核，并將相應(yīng)的FPGA端口和外部PHY芯片88E1111相連完成SGMII鏈路的建立。SGMII接口使用全雙工模式，有收發(fā)兩個獨立的通道，每個通道使用一對差分信號線，采用無時鐘信號模式，RoeketIO GTX收發(fā)器從串行數(shù)據(jù)中恢復時鐘用于差分數(shù)據(jù)的發(fā)送與接收。
SGMII接口實現(xiàn)框圖如圖2所示。