基于FPGA的嵌入式串行千兆以太網(wǎng)設計
加入技術交流群
3 嵌入式系統(tǒng)軟件設計
本系統(tǒng)軟件部分需實現(xiàn)TCP／IP網(wǎng)絡協(xié)議，TCP／IP協(xié)議模型包括應用層、傳輸層、網(wǎng)絡層和網(wǎng)絡接口層。網(wǎng)絡接口層分為PHY層和MAC層兩部分。其中，PHY層由外部PHY芯片88E1111實現(xiàn)，MAC層由Xilinx公司的Hard Ethernet MAC IP核實現(xiàn)，并作為整個Power-PC系統(tǒng)硬件的一部分在FPGA的內部實現(xiàn)。
網(wǎng)絡層和傳輸層主要采用LwIP協(xié)議模塊編寫相應的軟件代碼。LwIP同時支持服務器模式和客戶端模式，提供RAW和Socket兩種API。它的特點是在保持TCP／IP協(xié)議主要功能的情況下，減少對RAW的使用，使得LwIP在各類高檔嵌入式系統(tǒng)開發(fā)中得到廣泛的應用。本設計選擇Xili nx公司的精簡嵌入式操作系統(tǒng)Xilkernel，用于更好地管理系統(tǒng)資源。Xilkernel能與EDK形成的硬件系統(tǒng)緊密結合，是一種可定制的簡單高效系統(tǒng)。Xilkernel系統(tǒng)的配置可以在開發(fā)環(huán)境SDK中進行手動設置。本設計中運用LwIP協(xié)議模塊編寫運行在Xilkernel操作系統(tǒng)上的應用軟件，實現(xiàn)了Web Server(網(wǎng)頁服務)、FTP(FileTransfer Protocl)、Telnet遠程登錄服務、iperf應用等功能。下面以網(wǎng)頁服務程序、iperf服務器和客戶端程序為例對軟件設計流程進行說明。
具體流程描述如下：
①在Xilkernel系統(tǒng)的靜態(tài)啟動線程main_thread()中，初始化網(wǎng)絡協(xié)議和文件系統(tǒng)。
②調用線程生成函數(shù)sys_thread_new()生成并啟動線程1。
③在線程1中設置電路板硬件的MAC地址、網(wǎng)關、IP地址和子網(wǎng)掩碼等參數(shù)，并初始化網(wǎng)絡接口。具體設置方式如下：MAC地址為00；0a：35；00；01；02；IP4地址為192．168．1．10；IP4地址掩碼為255．255．255．0；IP4地址網(wǎng)關為192．168．1．1。
④初始化一個Socket，將它與IP地址和端口號綁定，然后開始監(jiān)聽網(wǎng)絡，一旦監(jiān)聽到網(wǎng)絡請求，再由函數(shù)sys_thread_new()生成一個線程2去響應，用于緩存接收到的數(shù)據(jù)包。然后，通過函數(shù)launch_app_threads()判斷監(jiān)聽到的網(wǎng)絡請求屬于哪種類型，并由函數(shù)sys_thread_ new()生成相應的線程3去處理。
如果是網(wǎng)絡服務請求，則將網(wǎng)頁文件輸出到PC機上，并接收PC機傳輸?shù)目刂茢?shù)據(jù)信息，其程序流程如圖5所示。如果是iperf應用請求，則發(fā)送或接收相應的數(shù)據(jù)完成對請求的響應。本文引用地址：http://butianyuan.cn/article/153698.htm
網(wǎng)頁服務程序運行前需在FPGA外部的DDR中建立文件系統(tǒng)，將用于控制的相關網(wǎng)頁文件保存在該文件系統(tǒng)中。系統(tǒng)在運行時，訪問預設的IP地址，會將相關網(wǎng)頁文件傳輸?shù)竭h端控制電腦上，并通過網(wǎng)頁中的超鏈接命令腳本將預設的控制信息傳送給PowerPC處理器，用以控制電路板上的LED燈亮滅，或者讀取電路板上撥碼開關的狀態(tài)值并在服務器首頁上顯示。
本設計中采用iperf網(wǎng)絡測試軟件對其性能進行測試。采用9 000字節(jié)巨幀可以實現(xiàn)高達490 Mbps的傳輸速率。
結語
本文成功使用Virtex-5 FX70t芯片實現(xiàn)串行千兆以太網(wǎng)系統(tǒng)，并通過網(wǎng)頁服務程序對其功能加以驗證。本系統(tǒng)在硬件電路設計階段具有I／O端口數(shù)目少、便于PCB布線，以及信號完整性容易保證等優(yōu)點。通過iperf網(wǎng)絡測試軟件對其傳輸速率進行測試，其結果達到高速數(shù)據(jù)傳輸?shù)囊蟆?/p>
fpga相關文章:fpga是什么
評論