SRAM在網(wǎng)絡(luò)中的應(yīng)用分析
* 源端口本文引用地址:http://butianyuan.cn/article/154574.htm
* 目的端口
*第三層協(xié)議類型
*服務(wù)類型
NetFlow僅負責(zé)捕獲入站通信量,因此,通常需要在鏈路的兩端均安放儀表。目前,NetFlow是以采用特殊算法的軟件來實現(xiàn)的,并把數(shù)據(jù)存儲于QDR SRAM之中。由于NetFlow是一種需要滿足一定線路速率的新技術(shù),因此它是采用QDR來實現(xiàn)的。如今,可實現(xiàn)40Gbps56Gbps數(shù)據(jù)速率的下一代路由器/交換機的大多數(shù)供應(yīng)商都把目光集中在了具有250MHz300MHz操作速度的QDR SRAM上。隨著數(shù)據(jù)速率的增加,SRAM的速度指標變得愈發(fā)重要。
計數(shù)器
在每一種網(wǎng)絡(luò)應(yīng)用中,始終需要保持量度(metrics)。計數(shù)器是跟蹤網(wǎng)絡(luò)活動所必需的。對于每種網(wǎng)絡(luò)協(xié)議而言,都需要跟蹤一種特定的量度。例如:在IP層(第三層),通常設(shè)置了用于顯示以數(shù)據(jù)報形式發(fā)送的網(wǎng)絡(luò)通信量的數(shù)據(jù)報/秒計數(shù)器。這些數(shù)據(jù)報一般都是廣播信息包,因此,為了減少廣播通信量,了解哪些服務(wù)和處理采用了數(shù)據(jù)報是很有必要的。該信息可通過數(shù)據(jù)報計數(shù)器獲得。在TCP(即第4層)中,一個相似的計數(shù)器是TCP段/秒計數(shù)器,它能夠提供網(wǎng)絡(luò)接收和發(fā)送的TCP段的總數(shù)。此外,每個網(wǎng)絡(luò)都保留了誤差計數(shù)器,用于跟蹤檢測到的傳輸誤差和沖突的數(shù)量。大體而言,每個網(wǎng)絡(luò)所需的計數(shù)器數(shù)量的增加將被視作網(wǎng)絡(luò)緩沖空間不足的表現(xiàn)。
統(tǒng)計
除了NetFlow之外,有些供應(yīng)商還把帳單編制和診斷作為統(tǒng)計以單獨的系統(tǒng)來實現(xiàn)。例如,在服務(wù)提供商的網(wǎng)絡(luò)中,帳單編制形成了一個非常重要的量度。每一個客戶的網(wǎng)絡(luò)使用記錄都應(yīng)加以保存,以獲得該客戶的記帳信息。統(tǒng)計信息可以按照每個數(shù)據(jù)流或每個聚合組來存儲。在統(tǒng)計緩沖器中,對于存儲器的選擇來說,延遲和突發(fā)操作是重要的決定因素。在包處理過程中,需要對統(tǒng)計數(shù)據(jù)進行快速存取,因此,低延遲是至關(guān)重要的。而且,由于統(tǒng)計數(shù)據(jù)的位數(shù)往往不是很大,應(yīng)優(yōu)先選擇采用短突發(fā)操作或無突發(fā)操作的SRAM。
與計數(shù)器相似,在大多數(shù)客戶系統(tǒng)中,統(tǒng)計都是借助類似的數(shù)學(xué)算法和存儲于DDR SRAM中的數(shù)據(jù)來實現(xiàn)的。對計數(shù)器用SRAM的所有速度和存儲密度規(guī)格的要求也適用于統(tǒng)計SRAM。
包緩沖器
包緩沖存儲器通常被用于在包處理過程中對輸出端口和交換機結(jié)構(gòu)中的信息包進行緩沖。在標準線卡中,包處理器具有一個包緩沖器,在該緩沖器中,信息包的內(nèi)容將在執(zhí)行包信頭處理的同時被存儲。包緩沖存儲器中的決定因素是ASIC/NPU的速度以及線路速率。運行速度較慢的ASIC需要存儲密度較大的緩沖存儲器。緩沖存儲器還取決于線卡所提供的服務(wù)類型。如果執(zhí)行的是較為復(fù)雜的服務(wù),則ASIC通常需要更多的時間來處理信息包,因而必須進行更多的緩沖處理。ASIC設(shè)計或NPU的選擇還決定了包括突發(fā)操作和I/O寬度要求在內(nèi)的其它特性。對于其中的某些應(yīng)用而言,延遲是至關(guān)重要的指標。在這樣的場合中,應(yīng)選擇具有較低延遲的包緩沖器。所以,這樣的設(shè)計通常把QDR或DDR SRAM(而不是DRAM)用于包緩沖。然而,有些應(yīng)用需要一個較深的包緩沖器,ASIC需要執(zhí)行更多的操作。此時,最為經(jīng)濟的解決方案是采用DRAM來實現(xiàn)該功能。因此,在實現(xiàn)包緩沖器的過程中,始終需要進行權(quán)衡。目前,線卡的設(shè)計目標是實現(xiàn)更高的速度并處理更多的信息包。這意味著包緩沖處理器應(yīng)當兼具深度和速度。針對這種要求,采用QDR SRAM來實現(xiàn)將是理想的解決方案。
隊列管理/通信量規(guī)整
隊列管理器負責(zé)確保接收到的信息包是否符合通信契約。隊列管理器的工作內(nèi)容包括在與契約進行比照之后對信息包進行標注。每個線卡接口都擁有一個輸入隊列(輸入信息包將被置于該隊列之上,以等待路由選擇處理器的處理)和一個輸出隊列(路由選擇處理器把即將在接口上發(fā)送的待發(fā)信息包置于該隊列上)。在某些場合,客戶可通過實現(xiàn)計數(shù)器來管理這些隊列(根據(jù)處理能力來管理輸入信息包的流動)。由于該應(yīng)用對速度的需求更甚于對密度的需求,且讀/寫比例幾乎為1,因此,QDR SRAM 將是其理想選擇。
動態(tài)存儲器分配
在線卡上,通常存在幾組面向不同應(yīng)用的存儲器。這往往會增加電路板上的存儲芯片數(shù)量以及同一個設(shè)計中所使用的存儲器類型。如今,設(shè)計師在著手實現(xiàn)存儲分配器時采用的是SRAM,以管理可用的存儲器組。該存儲分配器SRAM負責(zé)存儲所有存儲器組的地址規(guī)范,并根據(jù)請求向提出請求的應(yīng)用提供對一組特定存儲器的存取。這使得設(shè)計師能夠在不同的應(yīng)用之間共用同一組存儲芯片,而不會發(fā)生請求沖突。該應(yīng)用要求對SRAM進行快速存取,而且?guī)缀醵际亲x操作較多而寫操作較少。因此,對于該場合而言,最合適的選擇是DDR SRAM。
結(jié)語
新型網(wǎng)絡(luò)應(yīng)用為QDR和DDR SRAM贏得設(shè)計機會敞開了多扇大門。由于目前這一代具有300MHz(DDR)速度和72Mb數(shù)據(jù)存儲空間的QDRII/DDRII SRAM能夠滿足下一代40Gbps56Gbps路由器/交換機的全部要求,因此,大部分網(wǎng)絡(luò)應(yīng)用都在緩慢地向采用QDR/DDR SRAM過渡。此外,由于這些路由器/交換機達到了下一個節(jié)點(80Gbps線路速率)水平,所以,QDRII+/DDRII+和 QDRIII/DDRIII SRAM可實現(xiàn)更高的速度和存儲密度。除了速度和存儲密度之外,QDRII+/DDRII+還具有諸多旨在實現(xiàn)簡易型PCB和系統(tǒng)設(shè)計的特點。
評論