新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > Cadence,IBM攜手簡化芯片設(shè)計過程

Cadence,IBM攜手簡化芯片設(shè)計過程

作者: 時間:2002-12-05 來源:電子設(shè)計應(yīng)用 收藏
Cadence Design Systems公司和IBM 公司不久前宣布,IBM公司將拓展現(xiàn)有Cadence EDA軟件工具的應(yīng)用范圍,及添置新的Cadence 工具。這樣IBM的客戶就可得到商業(yè)化的設(shè)計自動化的支持,最大限度地利用IBM的測試方法和技術(shù)。雙方計劃在未來的EDA技術(shù)上通力合作,以應(yīng)對隨著電路尺寸不斷縮小致90nm及更小線寬而帶來的日益增長的挑戰(zhàn)。這個協(xié)議旨在促進(jìn)IBM公司和其客戶使用的工具之間更大的通用性,同時使外界有更多的機(jī)會接觸IBM內(nèi)部豐富的設(shè)計技術(shù)。二者攜手會給用戶提供一套更全面的工具和服務(wù)來滿足要求。

關(guān)鍵詞: 芯片設(shè)計

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉