超聲信號鏈路系統(tǒng)劃分策略

　　由于DBF更加靈活，因此大部分現(xiàn)代圖像采集超聲系統(tǒng)常采用的這種方法，但是應(yīng)當(dāng)注意ABF和DBF之間優(yōu)點和缺點是相對的。

　　DBF相對于ABF的優(yōu)點：

　　模擬延遲線的通道之間的匹配性往往較差 模擬延遲線中的延遲抽頭的數(shù)目受到限制，并且必須使用微調(diào)電路 在采集數(shù)據(jù)之后，數(shù)字存儲和求和是“完美的”，因此通道間的匹配也是完美的通過對FIFO中不同位置的數(shù)據(jù)求和，可以容易地形成多個波束 由于存儲器越來越便宜，因此可以使用容量更大的FIFO，以提供更加精細的延遲 僅通過軟件即能夠使系統(tǒng)具有不同的功能 數(shù)字IC的性能以非常高的速度持續(xù)提高

　　DBF相對于ABF的缺點：

　　需要多個高速高分辨率ADC(脈寬多普勒需要約60 dB的動態(tài)范圍，而這至少需要10 bit的ADC) 由于使用多個ADC和數(shù)字波束成形ASIC，因此功耗較高 ADC的采樣速率直接影響分辨率和通道間的相位延遲調(diào)節(jié)的準確度;采樣速率越高，相位延遲就越精細。系統(tǒng)劃分策略

　　雖然現(xiàn)今系統(tǒng)已擁有大量的先進技術(shù)，但是超聲系統(tǒng)設(shè)計仍然是復(fù)雜的。對于其它的復(fù)雜系統(tǒng)，已具有系統(tǒng)劃分的多種方法。在本節(jié)中將討論多種超聲系統(tǒng)劃分策略，所有這些劃分策略均著眼于解決系統(tǒng)便攜性的問題。

　　許多年來，制造商通過設(shè)計定制ASIC來實現(xiàn)復(fù)雜的系統(tǒng)。該解決方案通常包括兩個ASIC，其涵蓋了TGC路徑和Rx/Tx路徑的主要部分，如圖4所示。在多通道VGA、ADC和DAC廣泛使用之前，這一方法是常見的。該定制電路允許設(shè)計人員加入一些廉價的、靈活的功能。由于集成大部分的信號鏈路，減少了系統(tǒng)中使用外部元件的數(shù)目，因此該解決方案被認為是節(jié)約成本的。但是其缺點在于，隨著時間的推移，光刻技術(shù)的發(fā)展使得這些ASIC顯得落后，不能滿足進一步減小體積和功耗的需求。ASIC具有大量的門電路，它們的數(shù)字技術(shù)不能針對集成模擬功能進行優(yōu)化。而且僅有有限的供應(yīng)商可以定制ASIC器件，這將導(dǎo)致設(shè)計者面臨一個瓶頸。

　　圖4. ASIC方法

　　在前面的示例中，超聲系統(tǒng)的便攜性是有局限性的，但的確是可行的。即便這樣，這也是解決系統(tǒng)劃分問題的重要的第一步。便攜性不僅表現(xiàn)在體積方面，而且也表現(xiàn)在電池壽命方面，因為這些電路對功耗的要求非常高。隨著四通道和八通道的TGC、ADC和DAC的出現(xiàn)，體積和功耗得到進一步減小，也隨之產(chǎn)生了解決便攜性問題的新型的系統(tǒng)方法。這些多通道器件允許設(shè)計人員在構(gòu)造系統(tǒng)時，將敏感電路放置在兩個或更多的電路板上。這可以減小系統(tǒng)體積，并且有利于在多個開發(fā)平臺上重復(fù)利用該電路。但是這一方法也存在缺點，系統(tǒng)體積減小也依賴于系統(tǒng)劃分，多通道器件可能使PCB的布線極為繁瑣，迫使設(shè)計人員使用通道數(shù)目較少的器件，例如從八通道ADC變?yōu)樗耐ǖ繟DC，而且如果系統(tǒng)體積較小，還會帶來散熱的問題。

　　隨著完整的TGC路徑的進一步集成，如圖5中所示，多通道、多元件的集成使設(shè)計變得更加容易，這是因為它們對PCB尺寸和功耗的要求進一步降低。隨著更高級的集成方案的廣泛使用，可以進一步減少成本、供應(yīng)商數(shù)量、系統(tǒng)體積和功耗，系統(tǒng)散熱量降低，延長便攜式單元中的電池壽命。ADI公司的AD9271超聲子系統(tǒng)為滿足緊湊性要求而設(shè)計，它采用微型的14 mm×14 mm×1.2 mm封裝，每個完整的TGC通道在40 MSPS下功耗僅為150 mW。AD9271使用串行I/O接口以減少引腳數(shù)目，因此使每個通道的總面積至少減少1/3，功耗至少降低25%。

　　圖5. TGC集成

　　但是AD9271不可能滿足每個超聲系統(tǒng)設(shè)計人員的要求。理想的解決方案是將更多的功能單元集成到探針中，或者使其盡可能接近探針元件。需要注意的是：連接探針單元的電纜會對動態(tài)范圍有些不良影響，而且成本較高。如果前端電子元件比較接近探針，那么就可以減少影響信號靈敏度的探針損耗，允許設(shè)計人員降低系統(tǒng)對LNA的要求。圖6中提出了一種方法，即將LNA集成到探針單元中。另一種方法是將VGA控制放在探針和電路板上的、元件之間。隨著器件的尺寸不斷縮小，系統(tǒng)也可以封裝到超小型封裝中。但是這種方法的缺點在于，設(shè)計人員需要對探針進行全定制設(shè)計。換言之，探針/電子器件的定制設(shè)計將使設(shè)計人員回到ASIC實例中存在的瓶頸，而且供應(yīng)商是有限的。

　　圖6. 探針集成