一種改進(jìn)型的時(shí)分多址的實(shí)現(xiàn)方法
作者：
時(shí)間：2011-03-17
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
使用芯片內(nèi)部的雙口RAM的IP核，通過(guò)例化IP核，利用一個(gè)雙口RAM有兩套讀寫(xiě)地址，將程序的輸入輸出與雙口RAM的輸入輸出進(jìn)行映射，則內(nèi)部電路將程序的輸入輸出連接到了雙口RAM的輸入輸出上。對(duì)程序的輸入輸出腳的操作相當(dāng)于對(duì)雙口RAM進(jìn)行操作。圖1是雙口RAM的VHDL代碼在Xilinx ISE中綜合后的寄存器傳輸級(jí)電路圖。
圖1 雙口RAM的寄存器傳輸級(jí)電路
在端口A輸入時(shí)鐘clk3072的每個(gè)下降沿，端口A輸入地址AddrIn都遞增1，則在elk3072的上升沿，根據(jù)例化的雙口RAM的IP核，端口A的四路輸入數(shù)據(jù)將存儲(chǔ)進(jìn)相應(yīng)的地址空間中。
評(píng)論