多路串行LVDS信號轉(zhuǎn)發(fā)電路 的設計與實現(xiàn)

經(jīng)三版設計調(diào)整，最終選用了TI公司的SN65LVDSl08來完成一分五的轉(zhuǎn)發(fā)。該器件是八端口的LVDS轉(zhuǎn)發(fā)器(即一分八)，數(shù)據(jù)傳輸率可達400 Mbps，每一路驅(qū)動輸出都有獨立控制，同時還有一個全局控制。它的低功耗、低噪聲輻射，抗干擾能力強，切換速度快，體積小巧，可兼容LVDS、PECL、LVPECL、LVTTL、INCMOS等多種信號格式。本信號轉(zhuǎn)發(fā)器使用了SN65LVDSl08后，為徹底解決電磁兼容性問題提供了硬件保障，并經(jīng)環(huán)境試驗驗證，產(chǎn)品合格。

3 電路設計
本信號轉(zhuǎn)發(fā)器實際使用了SN65LNDSl08的六個輸出端口，除五路輸出到五臺接收機的接收端口外，另有一路專用于對28 bit控制命令字進行監(jiān)視，以便于系統(tǒng)自檢。圖4是圖2中YOP和YOM這對7 bit LVDS命令碼一分六的電路設計圖，其中在Altium Designer 6中一對差分線的網(wǎng)絡名要以_P和_N做后綴來表示正和負，并且要加上差分對標記才能在PCB中差分走線，所以SN65LVDSl08輸入端A和B連接的信號YOP和YOM的網(wǎng)絡名就取為Y0_P和Y0_N了。其YlP和Y1M、Y2P和Y2M、Y3P和Y3M、CLKOUTP和CIXOUTM一分六的電路設計圖與之類似。A和B是SN65LVDS108輸入的正、負端，輸出的八路A～H，每路都有Y和Z對應的正和負，同時，輸入端還有對這八路控制開關(guān)的ENA～ENH，其中ENM是全局控制，可以對八路輸出同時開關(guān)。SN65LVDS108不用的兩路B和C，應在輸入端將ENB和ENC接地以禁止輸出。這樣，每個SN65LVDS108對應一組輸入、六組輸出共七組LVDS串行信號，五個SN65LVDS108對應著三十五組LVDS串行信號。在系統(tǒng)原理圖部分設計好后，PCB設計中如何布好LVDS信號傳輸線路，以充分發(fā)揮該信號的技術(shù)優(yōu)點，從而優(yōu)化系統(tǒng)設計就顯得尤為重要了。

4 PCB布線設計
LVDS信號的PCB布線總原則是阻抗匹配。差分阻抗的不匹配會產(chǎn)生反射，也會削弱信號并增加共模噪聲，PCB線路上的共模噪聲因得不到差分線路磁場的抵消而會產(chǎn)生電磁輻射。印制板面積不大，因機箱形狀的限制是狹長的一塊，在這樣一塊印制板上只能利用其中一塊80mmx100mm區(qū)域來完成這三十五組LVDS串行信號線的分布，因此，信號線是非常擁擠的。在這么緊湊的空間里需要把握的布局布線原則如下：
(1)LVDS信號與TTL信號應相互隔離，最好放在不同層上，之間由電源層或地層隔離；
(2)LVDS信號盡量不要有過孔，跨平面分割會造成阻抗不連續(xù)；
(3)差分對內(nèi)要保持間距一致、平行走線，線間距最好小于等于線寬；
(4)差分對間最好保持對內(nèi)間距的1O倍以上，差分對間應放置隔離用的接地過孔；
(5)SN65LVDS108要盡可能靠近接插件，連線距離越短越好；
(6)差分對等長走線以防止信號間相位差導致的電磁輻射；
(7)使用100Ω表貼電阻靠近SN65LVDS108輸入端放置，來匹配傳輸線的差分阻抗；
(8)應避免90°走線，可使用圓弧或45°折線；
(9)LVDS和TTL電平的電源層、地層要分開。
在PCB設計過程中，印制板如何準確分層、元器件如何科學布局、LVDS信號傳輸線路如何合理走線等問題是設計的核心。綜合考慮以上幾條原則，經(jīng)過精心地推敲、反復地試驗，該信號轉(zhuǎn)發(fā)器中該信號轉(zhuǎn)接板由第一版時的八層板(從上到下依次為LVDS信號層、LVDS電平地層、LVDS信號層、LVDS電平電源層、TTL電平地層、TTL信號層、TTL電平電源層、TTL信號層，共八層)改為第三版時的四層板，即從上到下依次為LVDS信號層、電源層(分割成LVDS電平電源和TTL電平電源兩塊)、地層(分割成LVDS電平地和TTL電平地兩塊)和TTL信號層共四層；轉(zhuǎn)接板的接插件也徹底更改，由第一版時所有的輸入、輸出信號由一個210芯長插座進出，改為第三版時按類型區(qū)分信號并由多個插座進出；在LVDS信號走線時就近功能芯片和接插件，無過孔、不跨層，遠離晶振等輻射源。最終第三版轉(zhuǎn)接板中的終端設備控制命令字下發(fā)通路這部分的頂層零件圖如圖5中的虛線框內(nèi)所示。