復(fù)旦研制新型微電子器件半浮柵晶體管 有望提速CPU

　　復(fù)旦大學(xué)微電子學(xué)院副院長(zhǎng)、國(guó)家02重大專(zhuān)項(xiàng)總體組專(zhuān)家張衛(wèi)教授領(lǐng)銜的科研團(tuán)隊(duì)研制出一種新型的微電子器件——半浮柵晶體管(SFGT)，可讓數(shù)據(jù)擦寫(xiě)更容易、速度更快，操作電壓更低，為設(shè)計(jì)低功耗芯片奠定了基礎(chǔ)。相關(guān)研究成果刊登于8月8日出版的《科學(xué)》雜志上。這是我國(guó)科學(xué)家在該雜志上發(fā)表的第一篇微電子器件方面的論文。

　　據(jù)介紹，張衛(wèi)教授團(tuán)隊(duì)長(zhǎng)期從事集成電路工藝和半導(dǎo)體器件的研究。這一成果被業(yè)內(nèi)學(xué)者稱(chēng)為將可能改變近年來(lái)IT業(yè)界所擔(dān)憂的問(wèn)題:技術(shù)的發(fā)展將使摩爾定律達(dá)到極限無(wú)法再突破。這也被認(rèn)為是中國(guó)微電子產(chǎn)業(yè)的一個(gè)新機(jī)遇，有可能改變目前國(guó)內(nèi)的芯片行業(yè)。

　　據(jù)團(tuán)隊(duì)成員王鵬飛教授介紹，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是目前集成電路中的主流器件，根據(jù)摩爾定律，芯片上的晶體管特征尺寸在不斷地縮小，使得芯片上的晶體管數(shù)量每隔18個(gè)月便會(huì)增加一倍。過(guò)去幾十年工藝的進(jìn)步讓MOSFET晶體管的尺寸不斷縮小，越來(lái)越接近其物理極限。集成度的增加使得芯片功耗密度太大而面臨散熱困難。因此，業(yè)界一直嘗試在材料和電路設(shè)計(jì)方面有所突破，同時(shí)積極尋找基于新結(jié)構(gòu)和新原理的晶體管，突破現(xiàn)有的技術(shù)瓶頸。

　　半浮柵晶體管的前瞻研究就在這種情況下展開(kāi)。復(fù)旦大學(xué)的團(tuán)隊(duì)巧妙地把隧穿晶體管(TFET)和浮柵晶體管相結(jié)合，構(gòu)成了一種全新的“半浮柵”結(jié)構(gòu)的器件，稱(chēng)為半浮柵晶體管(SFGT)。這種晶體管的“數(shù)據(jù)”擦寫(xiě)更加容易、迅速，而且整個(gè)過(guò)程都可以在低電壓條件下完成，為實(shí)現(xiàn)芯片低功耗運(yùn)行創(chuàng)造了條件。

　　半浮柵晶體管在CPU的高速緩存(Cache)、DRAM和CMOS圖像傳感器等領(lǐng)域有很好的應(yīng)用前景，且優(yōu)勢(shì)明顯。比如CPU的高速緩存，現(xiàn)在通常采用6個(gè)MOS晶體管構(gòu)成一個(gè)存儲(chǔ)單元(SRAM)，集成度低，占用面積大。在28nm英特爾XeonCPU中約一半的面積被迫交給緩存占用，極大地浪費(fèi)了資源。如果采用復(fù)旦大學(xué)發(fā)明的半浮柵晶體管設(shè)計(jì)緩存電路，則單個(gè)晶體管即可構(gòu)成一個(gè)存儲(chǔ)單元，速度與傳統(tǒng)6個(gè)MOS晶體管的SRAM存儲(chǔ)單元相當(dāng)，但緩存占用的面積可以縮減為原來(lái)的十分之一，且降低了功耗。