關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > U盤SoC的設(shè)計(jì)與實(shí)現(xiàn)

U盤SoC的設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2013-05-16 來(lái)源:網(wǎng)絡(luò) 收藏

3 仿真與驗(yàn)證
3.1 仿真環(huán)境的介紹
為了驗(yàn)證此設(shè)計(jì),需要建立一個(gè)和實(shí)際應(yīng)用情況類似的仿真驗(yàn)證平臺(tái),這個(gè)仿真系統(tǒng)平臺(tái)包括 CORE的RTL代碼、CPU核、控制軟件的二進(jìn)制代碼、UDC_Control、NandFlash、 Host的仿真模型等。整個(gè)系統(tǒng)的Modelsim仿真環(huán)境如圖6所示。

本文引用地址:http://www.butianyuan.cn/article/159369.htm

a.JPG


HOST的仿真模型用來(lái)模擬PC機(jī)上的主機(jī)控制器,完成上電檢測(cè)、標(biāo)準(zhǔn)設(shè)備請(qǐng)求、批量傳輸請(qǐng)求等功能,用來(lái)檢測(cè)USB設(shè)備應(yīng)答數(shù)據(jù)是否正確。負(fù)責(zé)讀取主控制器的事務(wù)處理列表,并將它們安排在一系列長(zhǎng)度的幀中,發(fā)送到USB總線上。
3.2 仿真結(jié)果
通過(guò)此測(cè)試平臺(tái),成功的完成了USB主機(jī)與SoC之間的通信。仿真圖如圖7所示。

b.JPG


從仿真圖中可以看出,通過(guò)控制傳輸對(duì)設(shè)備進(jìn)行了復(fù)位、獲取設(shè)備描述符、配置地址等操作。接著進(jìn)行了一個(gè)bulkout和bulk in傳輸。主機(jī)準(zhǔn)確的將數(shù)據(jù)寫入了NandFlash,并且正確的將數(shù)據(jù)讀出。仿真表明,設(shè)計(jì)的結(jié)果滿足了USB設(shè)備控制器的規(guī)格要求。

4 結(jié)束語(yǔ)
文中探討了SoC的設(shè)計(jì),并結(jié)合仿真工具通過(guò)了RTL級(jí)仿真,證明了本設(shè)計(jì)的可行性。該SoC設(shè)計(jì)具有便于修改、易于實(shí)現(xiàn)的特點(diǎn)。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: U盤 片上系統(tǒng) USB Verilog HDL

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉