無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)模塊化的接口電路設(shè)計(jì)
加入技術(shù)交流群
當(dāng)單片機(jī)發(fā)送數(shù)據(jù)時(shí)，IO總線首先發(fā)送地址碼，地址鎖存譯碼電路生成數(shù)據(jù)裝載使能片選信號(hào)，之后IO總線待發(fā)送字節(jié)鎖存到數(shù)據(jù)寄存器SPDR，同時(shí)Sek時(shí)鐘發(fā)生器產(chǎn)生8個(gè)Sek時(shí)鐘，SPDR移位寄存器在Sek的時(shí)鐘沿把待發(fā)送字節(jié)從MOSI順序移出，同時(shí)把MISO引腳數(shù)據(jù)移入SPDR寄存器，Sek計(jì)數(shù)器計(jì)數(shù)到8個(gè)Sek時(shí)鐘后，產(chǎn)生SPIF傳輸結(jié)束標(biāo)志，單片機(jī)讀取SPIF標(biāo)志是否為1，判斷一字節(jié)時(shí)候傳輸完畢。
(2)軟件部分：?jiǎn)纹瑱C(jī)為主控制器，首先查詢從機(jī)狀態(tài)標(biāo)志位READY是否為1，判斷是否可以與從機(jī)通信。從機(jī)準(zhǔn)備就緒時(shí)，單片機(jī)可裝載1字節(jié)發(fā)送數(shù)據(jù)，啟動(dòng)CPLD內(nèi)部SPI接口電路，查詢并等待SPI傳輸結(jié)束標(biāo)志位SPIF為1，完成一字節(jié)數(shù)據(jù)傳輸，如此重復(fù)。圖3、圖4為主機(jī)發(fā)送與接收1字節(jié)流程圖。本文引用地址：http://butianyuan.cn/article/161804.htm
3 試驗(yàn)結(jié)果與分析
圖5為邏輯分析儀捕獲CPLD擴(kuò)展SPI接口電路讀取沖擊波模塊數(shù)據(jù)時(shí)波形。
bit8：READY信號(hào)，從機(jī)高電平時(shí)主機(jī)讀取數(shù)據(jù)；bit9：Sck時(shí)鐘信號(hào)，主機(jī)查詢READY為高時(shí)裝載發(fā)送字節(jié)，并產(chǎn)生8個(gè)Sek時(shí)鐘，啟動(dòng)SPI傳輸；bit10：MOSI，主機(jī)輸出端口；bit11：MISO，主機(jī)輸入端口，Sek上升沿讀取數(shù)據(jù)，連續(xù)兩個(gè)周期讀取的數(shù)據(jù)分別為0x07(000001 11)，0Xb0(10110000)，兩周期時(shí)間間隔為20．400us，傳輸速度可達(dá)4×105bps，滿足系統(tǒng)要求。
4 結(jié)束語(yǔ)
為了滿足系統(tǒng)測(cè)試任務(wù)，無(wú)線傳感器節(jié)點(diǎn)采用模塊化設(shè)計(jì)，各功能模塊通過(guò)SPI接口鏈接。由于系統(tǒng)功能要求，使一個(gè)模塊與多個(gè)模塊鏈接通信，其接口電路SPI工作在不同的主從機(jī)模式，使用單一SPI接口主從切換，勢(shì)必降低模塊間通信速度與靈活性。依據(jù)可編程邏輯器件CPLD有其編程靈活、易擴(kuò)展性，在模塊內(nèi)部擴(kuò)展專用SPI接口，試驗(yàn)證明SPI接口電路設(shè)計(jì)，有簡(jiǎn)化模塊間連接、提高通信速度、系統(tǒng)擴(kuò)展性強(qiáng)，以及提高系統(tǒng)整體性能的特點(diǎn)。
評(píng)論