淺談使用可定制微控制器高效開(kāi)發(fā)系統(tǒng)級(jí)芯片 (SoC)

　為了應(yīng)對(duì)成本、尺寸、功耗和開(kāi)發(fā)時(shí)間的壓力，許多電子產(chǎn)品都建構(gòu)于系統(tǒng)級(jí)芯片 （SoC）之上。這個(gè)單片集成電路集成了大多數(shù)的系統(tǒng)功能。然而，隨著這些器件越來(lái)越復(fù)雜，要在有限的時(shí)間里經(jīng)濟(jì)地進(jìn)行產(chǎn)品開(kāi)發(fā)以滿足產(chǎn)品上市時(shí)間的壓力已變得越來(lái)越困難。SoC集成了一些可編程部件 （特別是微控制器），使得其軟件開(kāi)發(fā)與硬件開(kāi)發(fā)同樣的昂貴和耗時(shí)。

　　使用基于業(yè)界標(biāo)準(zhǔn)、帶有片上存儲(chǔ)器和各種標(biāo)準(zhǔn)接口的ARMò處理器，再加上面向特定應(yīng)用邏輯和非標(biāo)接口的金屬可編程模塊 （MP模塊），構(gòu)成的可定制微控制器是切實(shí)可行的SoC開(kāi)發(fā)方法，能夠解決上述問(wèn)題：

　　-采用預(yù)先已經(jīng)準(zhǔn)備好的基礎(chǔ)晶圓，僅針對(duì)定制部分添加金屬層，可以縮短器件生產(chǎn)制造的時(shí)間。

　　-最大限度地減少集成特定應(yīng)用邏輯方面的設(shè)計(jì)耗費(fèi)，并減少制備工藝中所需的光罩?jǐn)?shù)，可以降低開(kāi)發(fā)成本。

　　-仿真板包括了處理器、內(nèi)存、外設(shè)和標(biāo)準(zhǔn)接口，并用FPGA來(lái)代替MP模塊，實(shí)現(xiàn)了軟/硬件全速并行測(cè)試，提高了器件生產(chǎn)制造和軟件開(kāi)發(fā)的首次成功率。

　　可定制微控制器架構(gòu)

　　新一代的ARM9處理器，通過(guò)全新的設(shè)計(jì)，采用了更多的晶體管，能夠達(dá)到兩倍以上于ARM7處理器的處理能力。這種處理能力的提高是通過(guò)增加時(shí)鐘頻率和減少指令執(zhí)行周期實(shí)現(xiàn)的。

　　（一） 時(shí)鐘頻率的提高：ARM7處理器采用3級(jí)流水線，而ARM9采用5級(jí)流水線。增加的流水線設(shè)計(jì)提高了時(shí)鐘頻率和并行處理能力。5級(jí)流水線能夠?qū)⒚恳粋€(gè)指令處理分配到5個(gè)時(shí)鐘周期內(nèi)，在每一個(gè)時(shí)鐘周期內(nèi)同時(shí)有5個(gè)指令在執(zhí)行。在同樣的加工工藝下，ARM9TDMI處理器的時(shí)鐘頻率是ARM7TDMI的1.8～2.2倍。

　?。ǘ?指令周期的改進(jìn)：指令周期的改進(jìn)對(duì)于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執(zhí)行時(shí)指令的重疊，這實(shí)際上是程序本身的問(wèn)題。

　　圖1：基于ARM9的可定制微控制器架構(gòu)

　　如圖1所示，可定制微控制器的基礎(chǔ)為業(yè)界標(biāo)準(zhǔn)的ARM7或ARM9處理器內(nèi)核，以及連接片上SRAM和ROM、外部總線接口和系統(tǒng)外設(shè)的多層AHB總線矩陣，并可橋接面向系統(tǒng)控制器和低速外設(shè)的高能效APB。該架構(gòu)的一個(gè)主要特點(diǎn)是分布式DMA，這種DMA加上由AHB總線矩陣提供的并行數(shù)據(jù)通道，能為器件提供極高的內(nèi)部數(shù)據(jù)帶寬。器件中的MP模塊具有多個(gè)DMA端口，因此由其實(shí)現(xiàn)的專用IP也能受益于這種高速內(nèi)部帶寬。