基于FPGA的音樂流水燈控制系統(tǒng)的設(shè)計
加入技術(shù)交流群
其中RS信號是命令與數(shù)據(jù)線，高電平表示目前數(shù)據(jù)線上交換的是數(shù)據(jù)，低電平表示目前數(shù)據(jù)線上交換的是命令。液晶模塊根據(jù)這個信號做出正確的響應(yīng)。RW是電平信號，高電平表示對液晶模塊執(zhí)行讀取操作，低電平表示對液晶模塊寫入數(shù)據(jù)或命令。這樣便可以確定各讀寫操作對應(yīng)于基地址的偏移量。
3 頂層設(shè)計和驗證
系統(tǒng)的頂層設(shè)計就是將各個底層功能模塊例化，在頂層調(diào)用，進行正確的連接，構(gòu)成最后的系統(tǒng)。整個系統(tǒng)的硬件電路如圖3所示。本文引用地址：http://butianyuan.cn/article/162367.htm
至此，一個硬件音樂流水燈電路就完成了。外部提供兩路時鐘信號(12 MHz和8 Hz)，再將樂曲輸出端連接到帶有驅(qū)動裝置的蜂鳴器或揚聲器上，就可以欣賞所添加的樂曲了。若硬件設(shè)計上只有一路時鐘信號輸入，可在FPGA內(nèi)部設(shè)計分頻器，將其分頻到8 Hz再使用，還可以在此基礎(chǔ)上更改。另外還可以在一個ROM種存儲多首樂曲，通過按鍵選擇播放樂曲。最后將軟硬件的配置文件下載到DE2．70開發(fā)板上進行系統(tǒng)的功能驗證。顯示結(jié)果如圖4所示。
4 結(jié)束語
介紹了一種基于FPGA的音樂流水燈控制系統(tǒng)的設(shè)計。用VHDL硬件描述語言對整個樂曲播放控制模塊和同步流水燈閃爍模塊進行描述，并在SOPC系統(tǒng)中搭建了LCD顯示模塊，為硬件系統(tǒng)的靈活配置和軟件系統(tǒng)的靈活設(shè)計提供了方便，也有利于系統(tǒng)的優(yōu)化和升級。系統(tǒng)以FPGA為控制核心，具有簡單、穩(wěn)定、便于修改和移植、可重用性好等特點。
評論