關(guān) 閉

新聞中心

EEPW首頁 > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于FPGA二次群分接器的實(shí)現(xiàn)

基于FPGA二次群分接器的實(shí)現(xiàn)

作者: 時(shí)間:2009-11-24 來源:網(wǎng)絡(luò) 收藏


1.引言
為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)用方式中,時(shí)分復(fù)用是一種常用的方式。時(shí)分復(fù)用是多路信號(hào)按照時(shí)間間隔共享一路信道進(jìn)行傳輸。復(fù)接是把多路速率相對(duì)較低的數(shù)字信號(hào)通過某種協(xié)議復(fù)合成一路信號(hào)進(jìn)行傳輸;而分接正好相反,是把一路速率相比高的信號(hào)按照對(duì)應(yīng)的協(xié)議分割成發(fā)送端對(duì)應(yīng)的速率相對(duì)較低的信號(hào)。為了規(guī)范復(fù)接與分接協(xié)議,ITU(國際電信聯(lián)盟)根據(jù)傳輸速率的不同等級(jí),將復(fù)接的數(shù)字信號(hào)為基群、二次群、三次群、四次群等,以我國實(shí)際應(yīng)用為例,速率分別:2.048MHz、8.4.48MHz、34.368MHz、139.264MHz。本文介紹二次群數(shù)字信號(hào)的分接部分的功能,包括幀頭捕獲、幀丟失告警、基群信號(hào)提取,去除插入碼、負(fù)碼速調(diào)整等二次群分接的關(guān)鍵技術(shù)。

本文引用地址:http://www.butianyuan.cn/article/163465.htm


2.二次群幀結(jié)構(gòu)介紹
二次群幀結(jié)構(gòu)如圖1所示,幀長為848bit,復(fù)幀包含的比特內(nèi)容如下:
(1)幀定位10bit,表示為F11F12~F13F23,碼型為1111010000;
(2) 公務(wù)2bit,其中1bit(11位)用來向?qū)Χ税l(fā)出告警指示;另外1bit(12位)留作國內(nèi)使用;
(3)支路信息820bit,第1組為200bit(13~212),第Ⅱ組為208bit(217~424),第Ⅲ組為208bit(429~636),第Ⅳ組為204bit(645~848);
(4) 碼速調(diào)整4bit,表示為V1,V2,V3,V4(641~644位),各基群1bit,共4bit;
(5)插入標(biāo)志12bit,以C表示,填充脈沖4bit。為了使接收端能知道是否有插入及插在何處,在復(fù)接端發(fā)出插入指令的同時(shí)需要發(fā)出插入標(biāo)志信號(hào),以告知分接器有插入。目前常用的辦法是定位插入。在這里規(guī)定:第1基群第1位插入標(biāo)志C11在213位插入,第1基群第2位插入標(biāo)志C12在425位插入,第1基群第3位插入標(biāo)志C13在637位插入。由此可知:
C11C21C31C41是第1位插入標(biāo)志;
C12C22C32C42是第2位插入標(biāo)志;
C13C23C33C43是第3位插入標(biāo)志;
插入標(biāo)志信號(hào)是3位,采用3位碼來組成插入標(biāo)志信號(hào),可提高標(biāo)志信號(hào)的可靠性。用111表示有插入,用000表示無插入。當(dāng)C11C12C13為111時(shí),表示在641時(shí)隙的脈沖是插入脈沖;當(dāng)C11C12C13為000時(shí),表示在641時(shí)隙的脈沖是信息碼。

一幀分為4組,每組為212bit,這212bit的分配如圖2所示,4個(gè)基群相似,以第1基群為例。將212bit分為4組,每組53bit。第1組的1,2,3三個(gè)碼位,供插入復(fù)接器幀同步碼用,以F表示;然后是50bit的信息碼;Ⅱ,Ⅲ,Ⅳ組的第1位碼用作標(biāo)志信號(hào),用C表示;第Ⅳ組的第2個(gè)碼位就是碼速調(diào)整的碼位,用V表示,需要插入時(shí),就在這個(gè)位置上插入一個(gè)不帶信息的脈沖,不必插入時(shí),這個(gè)碼位仍傳信息碼;Ⅱ、Ⅲ、Ⅳ組的其他位置都是信息碼。4個(gè)基群的第1~3個(gè)碼位復(fù)接在一起,共12位,其中前10位作為復(fù)接器的幀同步碼,第12位為告警指示,第12位作為備用。4個(gè)基群的插入標(biāo)志信號(hào)碼和碼速調(diào)整比特,復(fù)接后又分別連在一起。


上一頁 1 2 3 下一頁

關(guān)鍵詞: 實(shí)現(xiàn) FPGA 基于 FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉