基于FPGA二次群分接器的實(shí)現(xiàn)
VHDL語言代碼實(shí)現(xiàn)如下程序段:一根據(jù)div的值動(dòng)態(tài)調(diào)整clk2048的頻率,實(shí)現(xiàn)負(fù)碼速調(diào)整
6.結(jié)論
本文對(duì)二次群的分接處理,提出了一種基于FPGA的方案,介紹了二次群的幀結(jié)構(gòu),給出了幀頭捕獲、幀丟失告警、負(fù)碼速調(diào)整等VHDL語言的關(guān)鍵程序。在QUARTUSII軟件中編譯完成,資源僅占用三十多個(gè)LE,給二次群設(shè)備的設(shè)計(jì)提供了一種參考,具有很高的應(yīng)用價(jià)值。
評(píng)論