一種面向H.264視頻編碼器的SoC驗(yàn)證平臺
OR1200微處理器是整個驗(yàn)證平臺的控制核心,根據(jù)系統(tǒng)的需求和節(jié)約的原則,裁去了OR1200中的指令緩存器(IC)、數(shù)據(jù)緩存器(DC)和存儲器管理單元(IMMU和DMMU)。SoC平臺中另一個重要的模塊就是片上存儲器(Onchip-Memory)。片上存儲器數(shù)據(jù)訪問能力強(qiáng),功耗低,但是容量有限,只能實(shí)現(xiàn)代碼量比較小的特定功能(如硬件初始化、CPU啟動引導(dǎo)等)。當(dāng)完成這些操作后處理器就會跳轉(zhuǎn)到主存儲器SSRAM的地址空間執(zhí)行代碼。
在其他的外設(shè)模塊中,UART-BOOT模塊只帶有一個Wishbone主端口,用于控制CPU的啟動和程序下載,它不需要分配地址。其他模塊的地址空間分配情況如表1所列。本文引用地址:http://butianyuan.cn/article/165871.htm
在圖1所示的IP核中,除了以下幾個模塊外均可從Opencores網(wǎng)站上免費(fèi)獲得:UART-BOOT模塊是為了在驗(yàn)證過程中更加方便地更新下載軟件代碼和對SoC平臺進(jìn)行控制,需要自主設(shè)計;圖像采集模塊可參考友晶科技公司的參考設(shè)計,但是其采集到的數(shù)據(jù)為RGB格式,需要轉(zhuǎn)換為H.264編碼器所需要的YUV格式;此外,由于圖像采集模塊內(nèi)部的MT9P031圖像傳感器是逐行掃描的,而H.264編碼器是以宏塊順序進(jìn)行編碼的,因此SDRAM的控制器需要重新進(jìn)行設(shè)計,以滿足逐行寫入和按宏塊讀出的要求。
之前有很多人對構(gòu)建基于嵌入式軟核的SoC系統(tǒng)作了研究,本文重點(diǎn)介紹與H.264編碼器驗(yàn)證相關(guān)的自主設(shè)計的模塊上。
3 多端口SDRAM控制器
逐行輸入/任意宏塊順序輸出的多端口SDRAM控制器的整體結(jié)構(gòu)如圖2所示。
評論