數(shù)字網(wǎng)絡視頻監(jiān)控器中多路轉接邏輯的設計

摘要：本文主要介紹在視頻監(jiān)控板中多路視頻信號輸入情況下的數(shù)據(jù)緩存、信號格式轉換的設計，并用Altera的Cyclone器件實現(xiàn)的整個過程。包括簡單介紹視頻監(jiān)控器電路板的原理，此轉接邏輯在系統(tǒng)中的作用和地位，并詳細介紹了此邏輯用FPGA設計實現(xiàn)的過程。

隨著科技的日新月異，視頻監(jiān)控市場也得到了飛速發(fā)展。視頻監(jiān)控以其直觀、方便、信息內(nèi)容豐富而廣泛應用于許多場合。近年來，隨著互聯(lián)網(wǎng)的大范圍普及，以及計算機、網(wǎng)絡以及圖象處理、傳輸技術的飛速發(fā)展，視頻監(jiān)控技術也有長足的發(fā)展。視頻監(jiān)控已經(jīng)滲透到教育、政府、娛樂場所、醫(yī)院、酒店、運動場館、城市治安等多種領域，視頻監(jiān)控服務器被稱為繼手機以后另外一個極具市場開發(fā)前景的消費電子產(chǎn)品。

數(shù)字網(wǎng)絡視頻監(jiān)控服務器主要完成從攝像頭獲取的模擬信號到數(shù)字化壓縮后送到網(wǎng)絡的功能，其原理框圖如圖1所示。

圖1　數(shù)字網(wǎng)絡視頻監(jiān)控服務器原理框圖

由圖1所示，監(jiān)控器電路板主要由A/D芯片，F(xiàn)PGA多路轉接芯片，壓縮芯片，CPU等組成。其中本文要介紹的多路轉接邏輯的FPGA實現(xiàn)位于A/D芯片和壓縮芯片之間，由于FPGA內(nèi)部含有PLL模塊，所以跟FPGA連接的TW2804芯片的27MHz輸入時鐘可以由FPGA產(chǎn)生。

這里選用Altera的Cyclone系列的EP1C6Q240C8，其內(nèi)部有90k的存儲容量，6kLEBS，2個PLL，在后面的設計介紹中，將會講到整個設計用到了64k的存儲容量，1個PLL，大約4―5k左右的LEBS，所以選用此低成本的FPGA，可以完成此設計，而且基本上充分用到了內(nèi)部的大多數(shù)資源，加上此芯片的引腳有240個，能滿足外面的引腳連接，所以Altera的EP1C6Q240C8成為此邏輯設計中最佳的選擇器件。