數(shù)字網(wǎng)絡(luò)視頻監(jiān)控器中多路轉(zhuǎn)接邏輯的設(shè)計(jì)

如圖1所示，A/D芯片接受來自四個(gè)攝像頭的四路模擬視頻信號(hào)，這里采用Techwell公司的TW2804芯片，此芯片支持四路視頻模擬信號(hào)的輸入，輸出是數(shù)字ITU-R BT.656格式的信號(hào)，時(shí)鐘是27MHz。D1、D2、D3、D4信號(hào)的時(shí)序圖如圖2所示。

圖2 ITU-R BT.656格式信號(hào)時(shí)序圖

其中EAV和SAV分別為行尾和行頭標(biāo)志信號(hào)，他們中間是行與行之間的空白信號(hào)，SAV后面的VALID有效時(shí)的信號(hào)為1440bytes的d1格式的有效視頻信號(hào)，總的這些信號(hào)加起來是視頻信號(hào)的一行信號(hào)，一幀視頻信號(hào)包括576行這樣的行信號(hào)，也就是有效的這種格式的一幀輸出視頻信號(hào)為1440*576bytes的信號(hào)，由于每一行信號(hào)中由兩個(gè)bytes來表示一個(gè)像素，所以這種d1格式一幀的像素為720*576分辨率。

FPGA轉(zhuǎn)接邏輯要實(shí)現(xiàn)的功能是要在顯示終端上同時(shí)顯示四路的視頻信號(hào)。也就是要顯示如圖3所示的視頻信號(hào)。

由于要在一個(gè)顯示終端上同時(shí)顯示四路信號(hào)，所以原來每一路信號(hào)的720*576分辨率要轉(zhuǎn)換為原來1/4的分辨率，即cif的格式，cif格式是352*288的分辨率，這樣四路cif格式的信號(hào)組合成如圖3所示的一個(gè)幀輸出到終端顯示出來。

因?yàn)樵诮K端顯示上是要求四路視頻信號(hào)同步輸出的，也就是不允許出現(xiàn)其中一路信號(hào)已經(jīng)在顯示器上顯示出來了，但另外一路信號(hào)還沒有顯示出來，也就是出現(xiàn)畫面上一部分是黑屏的情況，所以在這種情況下，需要把四路不同的視頻信號(hào)先用FPGA在SDRAM中緩存起來，當(dāng)每一路信號(hào)都在SDRAM中都至少存滿一幀時(shí)就可以同步讀出，并通過FPGA內(nèi)部緩存組成如圖3所示的幀格式，然后輸出給壓縮芯片壓縮后由處理器控制輸出至網(wǎng)絡(luò)，這里的壓縮芯片選的是VWEB公司的VW2010。

圖3 顯示終端視頻信號(hào)格式

至此，F(xiàn)PGA要實(shí)現(xiàn)的功能已經(jīng)非常清晰，首先把輸入的四路d1格式的信號(hào)分別轉(zhuǎn)換成四路cif格式的信號(hào)，然后把這四路信號(hào)分別緩存在SDRAM中，當(dāng)SDRAM中每一路信號(hào)都至少存滿一幀時(shí)，同步讀出，讀出SDRAM到FPGA中后，經(jīng)過格式的重新組合，最后組成如圖3所示的信號(hào)格式輸出。其中數(shù)據(jù)在SDRAM中的緩存控制是最重要也是最復(fù)雜的環(huán)節(jié)。下面詳細(xì)介紹此FPGA的邏輯設(shè)計(jì)與實(shí)現(xiàn)。

由上面的介紹可知，此FPGA主要有三方面的接口，與TW2804的輸入接口，與SDRAM的緩存接口，與VW2010的輸出接口。所以FPGA的內(nèi)部邏輯大致可以設(shè)計(jì)為如圖4所示。

圖4 FPGA內(nèi)部邏輯結(jié)構(gòu)框圖